MANUEL TECHNIQUE DU TO7 et TO7-70

Michel Oury



Dans la même collection

Initiation au BASIC TO7 - Christine et François-Marie Blondel.

Le BASIC D.O.S. du TO7 - Christine et François-Marie Blondel.

Un ordinateur à la maison - Jean Delcourt.

Ho ordinateur en lête - Serge Pouts Luius

Un ordinateur et des jeux - Jean-Pascul Duclos.

LOGO, Manuel de référence - Doris Avram - Tristan Savatier -Michèle Weidenfeld et l'égimpe de S.O.L.I.

Initiation à LOGO - Doris Ayram - Michèle Weidenfeld.

Guide du MO5 - Andre Deledica

Faites vos jenx en assembleur sur TO7 et TO7-70 - Michel Our v

Manuel de l'assembleur du 6809 et du TO7 et TO7 70 - Michel Wessgerber.

Initiation an FORTH - S.E.F.I.

Ce volume porte la référence ISBN 2-7124-0553-6

l'oute reproduction, même partielle, de cet overage est interdite. Une copie un regroduction per quelque procede que ce son, photographie, photocopie, nucro-Jalia, boucle magnerique, arque on matre, constitue une contretaçon pussible des pennes previers par actor du 11 mars 1957 sur la protection des droits d'auteur

CEDIC 1984

CFDIC, 32, hardevard Sant-German, 15095 - PARIS

Sommaire

1. Introduction

Objectifs de l'ouvrage
2. Circuits
2.1 Conception générale
2.2 Analyse de la gestion d'écran
2.3 Fonctionnement de la mémoire vive
2.4 Les signaux de commande
2.5 Fonctionnement du crayon optique
2.6 Fonctionnement du clavier
2.7 Le système de décodage d'adresse
2.8 L'hortoge
2.9 L'alimentation 68
2.10 CPU, PIA, 6846
70
3. Entrées/sorties
•
3.1 Bus standard :
disposition des connexions
- niveaux
— signaux
3.2 Bus extension mémoire :
— disposition des connexions 90
— niveaux
3.4 E/S vers prise PERITEL:
— connexions
- niveaux
3.5 Le clavier :
— organisation 105
— connexions
103

4. Interfaces

4.1 RS 232 :	
— standard RS232 (V24)	
— modes de dialogues	. 109
CENTRONICS:	
- connexions	. 106
— niveaux	
- signaux	
4 2 Contrôleur de ieux :	
— schéma	. 117
— exploitation	
— exploration	118
— génération de musique	
4.3 Modem	. 12,
5. Le moniteur	
5.1 Memory map	. 127
5.2 Page zéro	. 128
5.3 Points d'entrée	. 131
5.4 Les paramètres	. 134
3.4 Ecs parametes	
6. Les trucs du TO7	
6.1 Les bugs (version T9000 et TO7)	. 136
6.2 Autotest 1	136
6.3 Le son	137
6.3 Le son	
7 Les suppléments du TO7-76	142

1. Introduction

Qui n'a pas songé un jour à changer son clavier où à créer sa propre extension mémoire? J'ai des collègues qui veutent utiliser teur TO7 comme un automate et ils ont besoin pour cela de fabriquer leurs propres cartes d'interface Entrées/Sorties avec découplage optique, filtrage programmable des entrées et sorties de puissance sur triac 400V/IA. D'autres veutent que le TO7 se transforme en un super régulateur de chaudière surveillant les températures intérieures de leur pavillon, ainsi que la température extérieure, et en fonction de l'heure du jour ou de la nuit déclenchant tel ou tel système de chauffage. Il leur faut dans ce cas des convertisseurs analogiques/numériques et quelques sorties de commande de relais.

Tel musicien va vouloir enregistrer sur son lecteur de bandes haute-fidétité, les morceaux à plusieurs voix qu'il aura synthétisé avec son extension jeux, et se demande s'il peut relier la sortie son PERITEL à l'entrée AUX de son magnétophone. Tel autre veut relier entre eux deux TO7 via l'interface RS232, mais se demande dans quel état vont être les signaux transmis dans plusieurs dizaines de mètres de cable.

Le but de cet ouvrage est de répondre à toutes ces questions. En fournissant tous les schémas, toutes les connexions ; en analysant totalement le fonctionnement tant hardware que software ; en indiquant quel signal et quel niveau apparaît sur les différents connecteurs, chacun pourra brancher son extension sur le bus standard, supprimer le BEEP du clavier s'il possède la version 2 du moniteur...

En bref tout est dévoilé dans les pages qui suivent afin de permettre à l'heureux possesseur du TO7 de tirer le maximum de profit de son microordinateur et de l'adapter au mieux de ses exigences personnelles.

M. OURY

Les renseignements techniques ci-après peuvent évoluer avec les nouveaux modèles du TO7 tenant compte des diverses inovations technologiques et des mises à jour seront faites dans les futures éditions.

2. Les circuits

2.1 Conception générale

Le micro-ordinateur TO7 est conçu autour d'un microprocesseur 6869, 8 bits recevant un signal d'horloge à 4 MHz et générant deux signaux en quadrature de phase E et O à 1 MHz.

Le moniteur du système occupe 6 K octets de mémoire morte, repartis entre une ROM 2532 de 4K et la partie mémoire du circuit composite 6846 qui contient en outre un temporisateur programmable générant les signaux d'échange avec te magnérophone à cassette, et un port parallèle 8 bits aux fonctions internes multiples (LED minuscules, SON, gestion du crayon optique, etc.). La ROM 2532 est le circuit U3 du plan général, le 6846 étant le circuit U1. La mémoire vive est dynamique (RAM 4116) et nécessitera donc un rafraîchissement pendant le 1/2 cycle non actif du 6809. Une partie de cette mémoire est réservée à l'utilisateur, soit 8 K octets donc 8 boîtiers de RAM 4116 utilisés à moitié. Une extension RAM de 16 K est possible afin de porter la mémoire à 24 K octets.

L'écran étant composé de $320 \times 200 = 64000$ points, la mémoire d'écran nécessite donc 8000 octets qui scront logés dans les 8×8 restants des boîtiers de RAM 4116 précédents. (On remarquera au passage que 8×8 octets représentent en fait 8192 octets. La mémoire d'écran ne nécessitant que 8000 octets, 192 octets restent libres et pourront servir éventuellement à l'implantation de langage machine).

Les huit couleurs du TO7 sont obtenues par combinaison des 3 couleurs de base : Le Rouge (R), le Vert (V) et le Bleu (B).

Dans un octet de mémoire d'écran chaque point pourra avoir soit la couleur du FOND, soit la couleur de la FORME. Pour coder ces deux couleurs possibles il faudra donc 2×3 bits, soit 6 bits (RVBfond, RVBforme). Et puisqu'il y a 8000 octets écran, il faudra donc une RAM couleur de 8000 × 6 bits, soit 8 K × 6 bits.

Cette RAM couleur a été réalisée à l'aide de 6 boîtiers de RAM 4116 qui fournissent donc 16 K \times 6 bits. Sculs les 8 K du bas sont utilisés et implantés aux mêmes adresses que les 8 K octets de RAM points. Les 8 K \times 6 bits restant dans la RAM couleur sont inutilisés, et n'existent plus sur le TO7-70.

Par ailleurs des mémoires mortes sont introduites sous forme de cartouche MÉMO 7 et contiennent les divers langages, jeux, utilitaires, etc. Leur taille adresse maximale est de 16 K octets, mais des cartouches de 32 K (ex.: L.S.E.) ou 64 K sont réalisées par recouvrement de "banques" de 16 K.

La gestion de cet ensemble mémoire nécessitera :

- un système de contrôle d'écran,
- un système de décodage d'adresse.


C'est également ce système de décodage qui permettra d'adresser les divers circuits de gestion des périphériques :

— Le PIA 6821 système qui gère le clavier et le crayon optique ainsi que le moteur du lecteur-enregistreur de programmes (LEP),

- le PIA 6821 de gestion des manettes de jeux et de synthèse sonore (CNA),
- le PIA 6821 de l'interface RS232 et CENTRONICS.
- --- etc.

Le TO7-70 (ou TO7 modèle 2) est sensiblement différent des deux premières versions (19000 et TO7 modèle 1) puisqu'il gère 16 couleurs d'écran et fournit 48 K RAM utilisateur extensibles à 112 K par banques de 16 K. Toutefois son fonctionnement suit les mêmes principes que ces prédécesseurs et l'on trouvera en fin d'ouvrage les explications concernant la gestion des couleurs et des "banques" de RAM.

ORGANISATION GENERALE DU TO7



2.2 Analyse de la gestion d'écran

L'écran utilisé pour la visualisation est un téléviseur standard de 625 lignes, soit 312 lignes en mode non entrelacé. Le balayage complet d'une trame sera décrit en 20 ms environ et chaque ligne ne devra donc durer que 20/312 – 0.064 ms.

Dans cette durée ligne de 64µs se trouvent :

- la durée de traversée de l'écran = 54μs,
- la durée du retour à la ligne suivante = 10μ s.


L'écran va comporter deux zones principales :

- le cadre (appeté aussi le TOUR), dans lequel on ne peut pas écrire, mais dont on peut définir la couleur,
- la fenêtre de travail, qui comme son nom l'indique est la zone réelle de l'affichage vidéo.


Une tigne visible $(54\mu s)$ sera supposée démarrer le long du bord gauche de la fenêtre de travail. Pendant $40\mu s$ le faisceau balayera la partie fenêtre de la ligne. Pendant $7\mu s$ il balayera la partie droite du cadre de l'écran. Pendant $10\mu s$ environ il reviendra à la tigne suivante, et pendant les $7\mu s$ restantes il viendra se recater le long de la fenêtre.

On réalise une définition de la fenêtre de travait de 320 points par ligne et de 200 tignes.


PRINCIPE GÉNÉRAL



Définition en géométrie



Définition en durée




A — Mémorisation des points-couleurs

Les points vidéos sont rangés 8 par 8 dans les mémoires RAM 4116. Chaque groupe de 8 points, appelé GPL (groupe de points ligne) est donc obtenu par lecture des 8 boîtiers RAMS à une adresse donnée (par exemple \$ 4000 pour le premier GPL de la fenêtre).

Chaque point du groupe peut être dans la couleur "FORME" s'il est à 1 et dans la couleur du "FOND" s'il est à 0.

EXEMPLE D'UN GPL (4 points forme, 4 points fond)



Un bit à I sera un bit de FORME.

Un bit à Ø sera un bit de FOND.

La couleur de la forme se matérialise par 3 bits R. V. B. dans la mémoire vive appelée RAM couleur forme.

La couleur du fond se matérialise par 3 bits R₀ V₀ B₀ dans la mémoire vive appelée RAM couleur fond.

On peut obtenir les 8 couleurs (NOIR, ROUGE, VERT, JAUNE, BLEU, MAGENTA, CYAN, BLANC) par mélange des 3 couleurs de base Rouge, Vert, Bleu.

Un bit à 1 indique la présence de la couleur de base.

Un bit à 0 indique l'absence de la couleur de base.

La synthèse des teintes s'obtiendra donc conformément au tableau ci-dessous.

Sur le TO7-70 les teintes "pastel" obtenues sont :

GRIS, ROSE, VERT CLAIR, JAUNE POUSSIN, BLEU CIEL, ROSE PARME, CYAN CLAIR et ORANGE.

La définition complète d'un GPL nécessite donc un octet de mémoire vive pour définir les points et 6 bits de RAM pour le choix couleur FORME et FOND.

La RAM points doit contenir 320 × 200 = 64000 points donc 8 K ociets.

La RAM couleur doit comenir 8 K × 6 bits.

CODES DE MÉMORISATION

RAM points


bit de forme	_	`	pour I ociet
bit de fond	0		four rocket

RAMS couleurs


3 bits

bit présence couleur	ı	pour 3 bit
bit absence couleur	0	pour 3 on

Synthèse des oouleurs




MÉMORISATION D'UN GPL




Ces deux mémoires ont un adressage commun de 8000 adresses, chaque adresse correspondant au numéro d'ordre du GPL sur l'écran.

MÉMORISATION DES GPL Correspondance, numéro d'ordre et case mémoire.



EXEMPLE DE REPÉRAGE DE GPL



Pour obtenir sur le TO7-70 les couleurs pastels, on utilisera 1 bit supplémentaire indiquant le mode 1/2 teinte fond et 1 autre bit pour indiquer le mode 1/2 teinte forme. La RAM couleur contiendra alors 8 K octets comme la RAM points.

B — Restitution des points-couleurs


Soit à restituer sur l'écran le GPL n° Ø (coin haut gauche de la fenêtre). Communiquons aux RAMS points et couleurs l'adresse 0000 de ce GPL (adresse absolue \$4000).

On recupere alors en parallèle les 8 bits points et les 2×3 bits couleur, et le problème est alors le suivant :

- 1. Il faut envoyer sur la prise PERITEL les niveaux RVB du premier point, puis du second... jusqu'au huitième.
- 2. La durée totale de cette restitution vidéo doit être de 1µs puisqu'il y a 40 GPL le long d'une ligne de la fenêtre et que cette ligne-fenêtre doit être écrite en 40µs.

La première partie du problème montre la nécessité de sérialiser les bits récupérés en parallèle à la sortie de la RAM points. La valeur de chaque bit, \emptyset ou l, doit permettre la sélection soit du groupe $R_0V_0B_0$ de couleur FOND soit du groupe $R_1V_1B_1$ de couleur FORME d'ou l'utilisation d'un multiplexeur de 3 fois 1 parmi 2, adressé par le bit en provenance du registre de conversion parallèle \rightarrow série.

Exemple d'un GPL à restituer en signaux péritélévision R, V, B pendant un échantillon de temps de $1\mu s$



La deuxième partie du problème montre la nécessité du sérialiser les 8 bits à la fréquence de 8 MHz afin de traiter la totalité du GPL en 1μ s. On obtient donc le schéma de principe el-contre :


Dans le TO7-70 le bit supplémentaire de 1/2 teinte sera également multiplexé et envoyé avec les 3 bits de couleurs RVB vers un circuit spécialisé avant la liaison à la prise PERITEL.

Le schéma complet du système de restitution, utilise une validation toutes les µs des informations présentes en entrée du registre Parallèle/Série et du LATCH couleur, ainsi qu'un signal interdisant toute sortie d'information RVB du multiplexeur, en dehors de la fenêtre de travail, et plaçant alors les sorties du multiplexeur U49 en état haute-impédance (ÎNÎLT).

Les adresses des RAMS points et couleur sont décodées à l'aide des signaux RAS et CAS.

La génération de ces différents signaux (DATA VALID, INILT, RAS, CAS) sera étudiée dans la suite de l'ouvrage (chapitres 2.4 et 2.7).

RESTITUTION D'UN GPL Schéma de principe



C - Génération de la couleur du cadre

La couleur du cadre est réalisée selon le même principe que la couleur des points, par mélange des 3 couleurs de base R_TV_TB_T. Trois bits seront donc nécessaires pour coder la couleur du cadre.

On utilisera dans ce but les trois bits P4, P5, P6 du port PRC du chip U1-6846.

D - Organisation des sorties vidéo RVB

Première remarque:


Les 3 sorties RVB du multiplexeur U49 sont en fait des sorties \overline{R} \overline{V} \overline{B} car U49 est un multiplexeur inverseur. Il faudra donc inverser les sorties $R_TV_TB_T$ du nort P afin d'homogénéiser la commande des couleurs.

Deuxième remarque :

Les couleurs du cadre sont disponibles en permanence. En effet on change rarement la couleur du cadre, alors que l'on change en permanence les couleurs des points de la fenêtre.

Mais les sorties RVB du multiplexeur passent à l'état haute impédance dès que l'on sort de la fenêtre.

CIRCUITS DE RACCORDEMENT



On peut alors, à l'aide de trois résistances anticonflit, associer les informations $\overline{K}\overline{V}B$ en provenance du multiplexeur et destinées à la fenêtre de travail, et les informations $\overline{R}_T\overline{V}_T\overline{B}_T$ destinées au cadre et provenant du PIA 6846 après inversion dans U26.


Troisième remarque:

Il faut mettre au niveau noir les sorties RVB sur la prise SCART (Péritel) pendant les 10 ou 11μ s du retour ligne (ainsi que pendant le retour trame), d'où la nécessité d'un signal, haut pendant 54μ s et bas pendant 10μ s, signal \overline{SUPLT} (suppression ligne trame) dont on étudiera la génération lors des programmes suivants.

L'organisation des circuits vidéo sera donc conforme aux schémas ci-dessous :

Fonctionnement

INILT	SUPLT	R _T V _T B _T	RVB	RVB
0	ı	х		1
0	1	х	1	8
1	ı	0	Z	8
t	1	1	z	1
х	ø	x	х	e



E - Exemple d'utilisation SOFT

Analyse de la routine PLOT XY du TO7 Modèle 1.

Cette routine est accessible à partir du point d'entrée PLOT \$ = &HE80F qui contient une instruction JMP suivi de l'adresse exacte du point d'entrée. Cette routine est donc accessible quelle que soit la version du moniteur.

Avant l'appel de cette routine, il est nécessaire de mettre dans les registres d'index X et Y les coordonnées X et Y du point auquel on veut accèder. Le registre FORME = &H6038 doit contenir la couleur du point : de 0 à 7 pour une couleur FORME (du noir au blanc) et de -1 à -8 pour une couleur de FOND (idem du noir au blanc).

Afin de signaler que l'on travaille en mode graphique, le registre CHDRAW = & H6041 doit être mis à zéro.

Deux registres PLOTX et PLOTY seront utilisés pour conserver les coordonnées X et Y, (PLOTX=&H603D et PLOTY=&H603F).


Sur le TO7-70, la routine PLOTXY a accès aux 16 couleurs FORME et aux 8 couleurs FOND saturées en mode graphique. En mode caractère les 16 couleurs FOND sont accessibles. En mode graphique, le registre FORME contiendra la couleur du point


— de -8 à 7 les couleurs sont saturées (de -8 à -1 pour le FOND de \varnothing à 7 pour la FORME)

- de 8 à 15 les couleurs sont pastel pour la FORME

En mode caractère de - 16 à - 9 les couleurs sont pastel pour le FOND.

PARAM est un sous-programme qui fixe le mode page-directe en 60XX et sauvegarde les coordonnées dans PLOTX et PLOTY.






CALCUL est un sous-programme qui calcule l'adresse physique (mémoire) du GPL contenant le point à allumer ou éteindre. Soit STAD l'adresse du GPL n° Ø, alors l'adresse d'un point situé à la colonne X et la ligne Y est :

Adresse = Y*4Ø + STAD + X/8

Ce résultat sera rangé dans le registre X à la fin du calcul.

Remarque: une division par 8 revient à faire 3 décalages logiques successifs à droite d'un octet.



La RECHERCHE du bit concerné dans le GPL dont on vient de calculer l'adresse n'utilise que le n° de la colonne rangé en PLOTX. On remarquera que le bit de poids fort d'un GPL se trouve à un numéro de colonne pris dans la suite Ø, 8, 16, 32, 64... PLOTX étant une adresse 16 bits (PLOTX et PLOTX + 1), seuls les 3 bits de poids faible de cette adresse (donc de PLOTX + 1) nous indiquent la position du bit concerné dans le GPL:

Si $b_2b_1b_9 = \emptyset \rightarrow le$ bit 8 du GP1, est concerné

Si $b_2b_1b_0 = 1 \rightarrow 1$.e bit 7 du GPL est concerné Si $b_2b_1b_0 = 7 \rightarrow 1$.e bit 1 du GPL est concerné A l'aide de la table TABIT = \$80, \$40, \$20, \$10, \$8, \$4, \$2, \$1, on pourra donc situer exactement le bit concerné dans le GPL d'adresse calculée.


FNDFRM est un sous-programme qui détecte la présence d'une couleur FORME ou FOND, met à 1 ou à 0 le bit du GPL dans la RAM point, puis place à 1 les couleurs de base R₁V₁B₁ ou R_θV_θB_θ, sélectionne la RAM couleur et y écrit les bits couleurs concernés.

C'est donc ce sous-programme qui accède aux RAMS points et couleur. L'adresse des ces RAMS est contenue dans le registre X depuis le programme calcul, la sélection entre la RAM points et la RAM couleur situées à la même adresse se fait grâce au bit P_θ du port parallèle du 6846. Ce port PRC ≡ &HE7C3 sélectionne la RAM point si P_θ est à 1 et la RAM couleur si P_θ est à 0.

```
1325 *
1326 **** ALLUMAGE DU EXTINCTION D'UN P
DINT
1327 *
1328 PLOTXY
               TST
                         >CHDRAW
SI CHDRAW # 0. C'est un "caractere"
1329
               BNE
                         CHPLOT
1330
               PSHS
                         Y. X. B. A. DP
1331
               BSR
                         PARAM
X = ADRESSE PHYSIQUE
1332
               JSR
                         CALCUL.
1333
               LDY
                         #TABIT
1334
               LDA
                         PLOTX+1
1335
               ANDA
                         #7
A = RESTE DE X/B
1336
               LDB
                         A.Y
B = BIT A ECRIRE
1337
               JSR
                         FNDFRM
133B
               PULS
                         Y, X, B, A, DP, PC
1340 PARAM
               LDA
                         #DIRECT
1341
               TFR
                         A. DP
1342
               STX
                         PLOTX
X=COLONNE (0.320)
1343
                STY
                         PLOTY
Y = LIGNE(0.200)
1344
               RTS
1370 x
1371 **** CALCUL ADRESSE PHYSIQUE ****
1372 * ENTREE: (X,Y) SORTIE: X=ADRESSE PHY
SIQUE
1373 x
1374
               XDEF
                         CALCUL.
```

```
1375 CALCUL
               TFR
                         Y.D
Y+1 -> B
               LDA
                         #40
1376
               MLIL
1377
                         #STAD
1378
               ADDD
D = Y * 40 + STAD
1379
               EXG
                         D.X
1380
               LSRD
1381
               LSRB
1382
               LSRB
               LEAX
                         D.X
1383
X = Y * 40 + STAD + X/8
1384
               RTS
1385 #
1386 *** AFFICHAGE FORME ET COULEUR ***
×
1387 * ENTREE : B = BITS A ECRIRE. X = A
DRESSE PHYSIQUE. FORME = COULEUR
1388 *
1389 FNDFRM
               LDA
                         FORME
TEST DE FOND OU FORME -8 A +15
1390
               BMI
                         ZERO
1391
               ORB
                         Х
1392
               STB
                         X
1393
               LSLA
1394
               LSLA
1395
               LSLA
                         #%10000111
1396
               LDB
MASQUAGE DE LA COULEUR FORME
1397
               BRA
                         SUITE
1398 ZERO
               COMB
1399
                ANDB
                         X
1400
                STB
                         x
 1401
                COMA
 (2.1.0) <-- COMPLEMENT (2.1.0)
                         #711111000
 1402
                LDB
MASQUAGE DE LA CDULEUR FOND
 1403 SUITE
                DEC
                         PRC
MISE EN MEMOIRE COULEUR
 1404
                ANDB
                         X
MISE A O DES BITS DE COULEUR FORME
 1405
                STB
 1406
                ADDA
                          x
 OSITIONNEMENT DES BITS DE COULEUR FORME
                STA
                         X
 1407
 1408
                RTS
```

1423 *
1424 ***** TABLE DES BITS A ALLUMER OU E
TEINDRE ****
1426 TABIT FCB \$80,\$40,\$20,\$10,\$
8.\$4.\$2.\$1




2.3 Fonctionnement de la mémoire vive

A - Fonctionnement d'une RAM dynamique 4116


Une RAM dynamique 4116 peut stocker $16K \times 1$ bit sous forme d'une matrice de 27 = 128 lignes et 128 colonnes. L'adressage d'une telle matrice nécessite donc 14 bits. En fait seuls 7 bits d'adresse $(A_0 \ a \ A_0)$ permettent la gestion de la mémoire et sont multiplexés tantôt vers le bloc d'adresses lignes, quand le signal devalidation ligne \overline{RAS} passe $a \ 0$, puis vers le bloc d'adresse colonnes, quand le signal de validation colonnes \overline{CAS} passe $a \ 0$.

D'autre part ces mémoires MOS étant dynamiques, elles nécessitent un rafraîchissement de cycle ≤ 2ms.

Le rafraîchissement se fait par adressage successif des 128 lignes. A chaque ligne adressée, si RAS est à zéro, les 128 transistors placés aux intersections de cette ligne avec les 128 colonnes sont simultanément rafraîchis.



EF4116B Caractéristiques principales



B — Organisation du système mémoire

La mémoire vive du TO7 est constituée de :

T9000 et TO7 modèle 1

- Mémoire utilisateur :

8 K octets 16 K octets en extension

- Mémoire écran :
- 8 K octets points
- $8 \text{ K} \times 6 \text{ bits couleur}$
- TO7-70
- 48 K octets
- 64 K octets en extenstion
- 8 K octets points
- 8 K octets couleur
- L'analyse du fonctionnement portera sur le TO7 modèle 1, mais le principe est identique pour le TO7-70.

Dans 8 boîtiers de RAM 4116 se trouvent (U66-U73):

- les 8 K octets de RAM point (Adresses basses $A13 = \emptyset$).
- les 8 K octets utilisateurs (Adresses hautes A13 = 1).

Dans 6 autres boitiers (U60-U65) se trouvent :

- les 8 K \times 6 bits de RAM couleur (Adresses basses $A_{13} = \emptyset$)
- 8 K × 6 bits non utilisés

Les 8 K de RAM points et de RAM couleur sont aux mêmes adresses.

Principe fondamental:

1. Pendant la phase active du 6809 : $E\mu = 1$

Le microprocesseur a accès aux mémoires vives, aussi bien en lecture qu'en écriture.

Les informations contenues dans les RAMS points et couleur ne sont pas communiquées à l'interface vidéo \rightarrow DATAVALID = 1

2. Pendant la phase non active du 6809 : $E\mu = \emptyset$

Les mémoires vives ne sont plus adressées par le 6809, mais par un compteur appartenant au contrôleur d'écran. Le bus de données n'étant pas actif pendant $E_{\mu} = \emptyset$, seule la **lecture** des informations vidéo doit être possible. D'où la nécessité de n'adresser que les 13 bits de poids faible à l'aide du compteur en maintenant le 14¢ bit à \emptyset pour n'avoir accès qu'à la partie basse 8 K des RAMS. Nécessité également de placer automatiquement les RAMS en mode lecture seulement et de valider les échanges avec l'interface vidéo en portant DATAVALID à \emptyset .

Pendant cette période d'inactivité du μ P il faut rafraîchir les 128 lignes, l'une après l'autre, de toutes les RAMS dynamiques y compris les 16 K octets de l'extension éventuelle. (ou les 64 K du TO7-70).

Conclusion:

— L'entrée lecture-écriture (WRITE) des RAMS doit être commandée par un signal

 $\overline{RAMW} = R/\overline{W} + E\mu (R/W \text{ vient du } 6809)$

Pendant la phase active $E_{\mu} = 1 \rightarrow \overline{RAMW} = R/\overline{W}$ et les mémoires sont commandées en lecture ou en écriture par le μP .

Pendant la phase non active $E_{\mu} = \emptyset \rightarrow \overline{RAMW} = 1$ donc lecture seulement.


- Les 7 bits d'adresse AØ - A6 des RAMS recevront les bits en provenance du

bus d'adresse du μP pendant $E_{\mu}=1$ (avec multiplexage LSB/MSB pour lignes/colonnes) puis les bits en provenance du compteur du contrôleur d'écran pendant $E_{\mu}=\emptyset$ (avec également encore multiplexage LSB/MSB).


D'où la nécessaire réalisation d'un multiplexeur de 2×14 bits commandé par E_{μ} (fréquence IMHz) suivi d'un second multiplexeur de 2×7 bits qui enverra vers A_{n} - A_{n} (RAM) tantôt les poids faibles tantôt les poids forts des adresses en provenance du premier multiplexeur. Ce deuxième multiplexeur sera donc commandé par un signal CAS PRIM de fréquence double du premier (donc 2MHz).

- Les adresses (A θ -A $_{6}$) étant renvoyées simultanément à toutes les RAMS dynamiques, aussi bien celles du SYSTÉME (RAMpoints / utilisateur / couleur) que celles de l'EXTENSION, la sélection d'un groupe particulier se fera par les signaux de commande RAS et CAS des 4|16. Seront donc nécessaires les signaux :
- RAS SYST et RAS EXT (signaux identiques augmentant la sortance).
- CAS POINT, CAS COL et CAS EXT sélectionnés selon l'adressage.

CIRCUITS DE MÉMORISATION Organisation simplifiée




CIRCUITS DE MÉMORISATION Principe fondamentai



— Lorsque le multiplexeur des adresses commandé par le signal d'horloge E_{μ} du 6809 sélectionne les adresses en provenance du contrôleur d'écran, on ne doit pouvoir accéder qu'anx RAMS vidéo, c'est-à-dire à la moltié basse des 4116. Le compteur ne fournit donc que 13 bits T_{μ} - T_{12} , le quatorzième étant systématiquement à θ (T13).

MULTIPLEXAGE DES ADRESSES




8 boîtiers de multiplexeurs 74LS157 sont utilisés pour réaliser cet ensemble de multiplexage :

- MUX1 (boîtiers U37-39-28-56) → commutation adresses 6809 et écran.
- MUX2 (boîtiers U45-47) → sélection ligne-colonne de l'extension RAM.
- MUX3 (boîtiers U53-U55) → sélection ligne-colonne de RAM points et utilisateur (avec $T_{13} = \emptyset$).


ADRESSAGE DES MÉMOIRES

Synoptique




C — Rafraîchissement automatique des mémoires vives

Le compteur du contrôleur d'écran reçoit un signal d'horloge Qsec de fréquence lMHz, uniquement pendant les 40μ s de validation de la fenêtre de travail. Pendant les 24μ s suivantes, le compteur reste au repos (sauf les 3 LSB qui continuent). Le signal de référence d'horloge 1MHz sera la sortie Q du 6809. Le signal de validation sera \overline{INIL} (voir chapitres 2.4 et 2.7). Qsec = Q. \overline{INIL}



La commande multiplexée permet d'envoyer un adressage ligne-mémoire (TL) qui s'incrémente toutes les μ s, pendant 40μ s (sur 64μ s). On rafraîchit donc 40 lignes en 64μ s. Le temps maximum du rafraîchissement des 128 lignes sera donc : $t_{max} = 128 + (4 \times 24) = 224\mu$ s ce qui reste très inférieur aux 2ms maximum possible (voir chapitre 2.3 A).

CHRONOGRAMME




TI.119 TJ.128 TJ 128

Le rafraîchissement des mémoires dynamiques se fait donc automatiquement pendant les phases non actives du 6809, par l'adressage du contrôleur d'écran, en synchronisme avec les signaux RAS.

D - Gestion des entrées/sorties des RAMS dynamiques

- 1. Pendant le cycle CPU ($E_{\mu}=1$), le signal R/W décide du sens de transfert des informations (1N ou OUT). La sélection Fond/Forme faite par le bit \emptyset du 6846 valide CAŞ point ou CAS couleur. Dans les deux cas il n'y a donc pas de conflit possible. Le latch U58 (74LS374) permet de verrouiller les données en sortie des RAMS pour être sûr qu'elles soient valides sur le front descendant de E.
- 2. Pendant le cycle vidéo ($E\mu = \emptyset$) il y a conflit car les mémoires points et couleurs parlent en même temps sur le bus de données. On les envoie donc séparément sur le sérialisateur 74LS165 (points) et sur le latch 6 bits 74LS378. Leur convergence vers le bus données du CPU (via le 74LS374) est coupée en mettant les drivers 74LS365 en état haute impédance.

Synoptique générai




TLØ

TL39

- a) Pendant le cycle CPU, si la RAM point est sélectée, la RAM couleur ne l'est pas et COLOR ENABLE ferme inutilement le 74LS365.
- b) Par contre pendant le cycle vidéo au contraire, si la RAM point est sélectée, la sortie couleur vers le bus de données est fermée pour éviter le conflit. Dès que la RAM point n'est plus sélectée, on ouvre le 74LS365, que les RAMS couleurs soient sélectées ou pas.

Signaux=CS RAM SYST — OE SYST — OE EXT. COLEN



2.4 Les signaux de commande

On distingue deux sortes de signaux de commande :

- les signaux de validation,
- les signaux de gestion.


A - Les signaux de validation

Ces signaux vont servir principalement à valider les écritures dans les RAMS dynamiques, du système ou de l'extension. On trouvera donc :

- ENABLE SYST et ENABLE EXT égaux à E_{μ} (au temps de propagation près dans les buffers U22) qui décodent également leurs adresses respectives.
- RAS EXT et RAS SYST signaux de validation ligne des RAMS, en retard de 50ns sur le signal d'horloge CLOCK (2MHz).

- CAS point, CAS col et CAS ext signaux de validation colonne des RAMS, en retard de 150ns sur CLOCK, donc de 100ns sur RAS.


Synoptique de conception



RAS = échantillonage d'adresse ligne de 4116 (128 l × 128 col)
CAS = échantillonage d'adresse colonne de 4116 (128 l × 128 col)


24

Timing simplifié




— RAMW commande de lecture écriture du système de mémorisation, tel que ce système se positionne automatiquement en lecture pendant la phase non active du 6809.

Schéma de conception




Exemple de timing



— DATA VALID, fabriqué uniquement pendant la phase non active du 6809, entre la tombée de RAS SYST et la descente de CAS PRIM, permet d'assurer un fonctionnement synchrone lorsqu'elles sont valides :

- des données en lecture du système de mémorisation,
- des informations à positionner sur l'écran,
- des informations "optiques" du light-pen.

Schéma de conception



Caicui

VALIDATION

DONNEES

DATA VALID = CASPRIM + E_# RAS SYST
= CASPRIM + E_# + RAS SYST
⇒ DATA VALID - 0 pour :

CAS PRIM + Let E_# = 0 et RAS SYST - 0

I_#

CAS PRIM

RAS
SYST

DATA
VALID

DATA VALID est centré sur la validation des données, en lecture automatique, du système de mémorisation.

VALIDATION DONNES


B — Les signaux de gestion

Ce sont principalement les signaux du contrôleur d'écran, soit la synchronisation vidéo mixte et les signaux d'initialisation.

1. Génération des lignes

Un compteur synchrone 6 bits reçoit une fréquence d'horloge de 1MHz. Il est remis à zéro automatiquement au bout de 26 = 64µs et reçoit un signal de remise à zéro général pour réinitialisation au début de la fenêtre de travail à la fin d'un balayage complet de l'écran (CLRG).


Ce compteur est réalisé à l'aide d'un compteur asynchrone 4 bits (1/2 74LS393 = U18) et d'une double bascule JK (74LS76 = U33).




Les 6 bits de sortie de ce compteur sont décodés par des portes NAND à 6 entrées (74LS30 = U25-34-35) qui génèrent les signaux définissant :

- le début d'une ligne (départ de la fenêtre) → CLRL
- la fin de la fenêtre (au bout de 40 μ s = \$28) $\rightarrow \overline{D1NL}$
- la fin de la ligne (retour-ligne, $47\mu s = 28) $\rightarrow \overline{DSYNL}$

Sohéma de principe




Définition de l'éoran et de sa fenétre de travail



Les deux signaux CLRL et DINL qui marquent le début et la fin de la partie fenêtre d'une ligne permettent via une bascule RS (1/2 74LS279 = U43) la création du signal de dimensionnement en largeur de la fenêtre, INIL. Le signal DSYNL via les monostables synchronisation ligne (1/2 74LS123 = U44) et effacement ligne (1/2 74LS123 = U50) génère le signal de synchronisation SYNL (et SYNL) et celui des suppression de RVB, SUPL.

Synoptique des circuits




2. Génération trame

Le compteur asynchrone 14 bits déjà utilisé pour adresser les RAMS vidéo pendant la phase non active du 6809 est également utilisé pour générer les signaux de dimensionnement de la fenêtre et de synchronisation et d'effacement trame.

Ce compteur est réalisé à l'aide de 3 compteurs asynchrones 4 bits (74L393 = U38 + 1/2 U18) et d'une bascule JK (74LS76 = U54). Il est attaqué par le signal d'horloge Q(1MHz) du 6809 et inhibé pendant $24\mu s$ par le signal INIL étudié ci-dessus.

Il est remis à zéro par le signal général d'initialisation CLRG.


Montage




Les 14 bits de ce compteur sont décodés par des portes OU à 14 entrées (réalisées à l'aide de NAND 13 entrées + 1 porte ou 2 entrées : U20-29-30-32) et génèrent les signaux définissant :


- le début d'une trame (départ de la fenêtre) → CLRT
- la fin d'une fenêtre (trame) → DINIT
- Ia fin de la trame (retour-trame) → DSYNT

DÉCODAGE SIGNAUX TRAMES



Définition de l'éoran et de sa fenêtre de travali







Les deux signaux CLRT et DINIT qui marquent le début et la fin de la fenêtre de travail permettent via une bascule RS (74LS279 = 1/2 U43) la création du signal de dimensionnement en hauteur de cette fenêtre, INIT.


Le signal DSYNT via les monostables synchronisation trame (74LS123 = 1/2 U44) et effacement trame (74LS123 = 1/2 U50) génère les signaux de synchronisation SYNT (et SYNT) et SUPT.

Synoptique des circuits




GÉNÉRATION DES CIRCUITS DE SYNCHRONISATION ET D'EFFACEMENT






Le signal de réinitialisation générale en début de fenêtre est obtenu par synchronisation de CLRT et \overline{CLRL} qui fournissent donc \overline{CLRG} .


GÉNÉRATION DE CLRG



De même le signal INILT de strobe du multiplexeur RVB, interdisant toute information en dehors de la fenêtre de travail est généré à partir de INIL et INIT eu synchronisation avec le front montant de DATAVALID.

GÉNÉRATION DE INILT







3. Génération de la synchronisation mixte


Le signal de synchronisation mixte qui définit le balayage de l'écran et positionne la fenêtre de travail est équivalent à un OU exclusif entre les signaux de synchronisation trame SYNT et ligne SYNL.

GÉNÉRATION DE LA SYNCHRONISATION MIXTE





C'est ce signal qui atténué par un circuit résistif R49-60-61 est envoyé sur la borne 20 de la prise PERITEL via le connecteur J4.



2.5 Fonctionnement du crayon optique


Le crayon optique est constitué de deux éléments indépendants :

- un interrupteur de validation,
- un phototransistor de détection optique.

A - Fonctionnement de l'interrupteur

Cet interrupteur unipolaire est relié:

- d'une part à la tension d'alimentation +5V,
- d'autre part au bit P_1 du port parallèle du 6846, bit tiré à la masse par la résistance R8 de $1K\Omega$.




Le fonctionnement de cet interrupteur ne peut être actif que grâce à un SOFT convenable. La routine LPINT teste le bouton du light-pen et revient avec C = 1 si le bouton est fermé (actif) et $C = \emptyset$ si ce bouton est ouvert (repos). (C'est le bit de carry du registre d'état du 6809).

Cette routine a son point d'entrée en LPIN\$≡&HE81B, et utilise un registre temporaire 16 bits TEMP = &H606C. Son analyse est faite ci-après.

1393		PSCT	
1397	-		
		LECTURE	DE L'INTERRUPTEUR LIG
HT-PE			
1399	*		
1400	LPINT	PSHS	A. X
1401	LPIN2	LDA	PRC
1402		ANDA	#2
1403		STA	>T EMP
1404		LDX	#1250
10 MS	SEC D'	ANTI-REBI	DND
1 405	LPIN1	LEAX	-1, X

1406	BNE	LPIN1
1407	LDA	PRC
140B	ANDA	#2
1409	CMPA	>TEMP
1410	BNE	LPIN2
1411	ADDA	#\$FF
'C=1 si A<>0	(flag d	'interrupteur ferme)
1412 *° et C=	=0 si A=0	O (flag d'interrupte
ur ouvert)		
1413 INT	PULS	A, X, PC




B — Fonctionnement du phototransistor

Principe général :

Lorsque l'écran vidéo reçoit via la prise péritel une information RVB, il n'allume qu'un point sur l'écran. Ce point appartient à un GPL dont l'adresse peut être connue par simple lecture des 14 bits du compteur du contrôleur d'écran étudié précédemment. Si face à ce point est placé le phototransistor du crayon optique, celui-ci reçoit la lumière du point, (à condition que le point soit suffisemment lumineux) qui le sature.

Cette information courant est convertie en une information tension (signal LP), qui comparée à un niveau de référence, sera mise en forme (comparateur-monostable MC1710 = U52) puis synchronisée sur le front montant de DATAVALID fournira un signal CKLP dont le front montant permettra la prise en compte du GPL en dehors d'une zone de commutation d'adresses.

Schéma de principe.




Les ports PRA et PRB du 6821 système ayant été positionnés en entrées par la routine de saisie GETLP et les deux bascules latch (74LS374 = U9-10) ayant été déverrouillées par mise à zéro du CB2, l'apparition d'un front montant de CKLP va provoquer le départ en interruption \overline{FIRQ} du 6809 car CKLP est relié au CB1 du PIA 6821.

Le pointeur d'interruption FIRQ ayant été programmé par GETLP va provoquer le départ vers une routine de saisie des adresses et rangement dans un buffer.

La validation des visées se fait après 20msec (durée d'une trame). En fonction de la distance du crayon optique à l'écran, plusieurs GPL d'une même colonne, vont être mémorisés. Le logiciel développé dans GETLP effectuera un tri et procédera au choix de l'adresse de GPL le plus à gauche sur l'écran.

FONCTIONNEMENT DU CRAYON OPTIQUE

Principe général



La connaissance du signal INIL permet une éventuelle rectification des mesures faites hors de la fenêtre horizontale.

Après sélection de la meilleure saisie, la routine GETLP calcule les coordonnées du point lu et les transfère par X (colonne entre 0 et 319) et Y (ligne entre 0 et 199).

La lecture valide est signalée par $C = \emptyset$; une lecture erronée par C = 1. La routine GETLP est accessible par GETL\$ = &HE818. Elle utilise les registres TEMP (&H606C), DECALG (60D2) et un buffer pointé par LPBUFF (&H60D3).


Ce buffer ne peut dépasser l'adresse & H60FE sous peine d'écraser le début de la page 0 du BASIC. Sur la première version du TO7 (moniteur T9000) aucun test n'était fait et une saisie faite à distance de la surface de l'écran provoquait un bus.

Les nouvelles versions du moniteur (TO7) donnent une dimension maximum au buffer.

Avant de rendre la main, la routine GETLP replace le PIA 6821 système en mode clavier (voir ci-après), c'est-à-dire remet le CB2 à 1 pour verrouiller les deux latchs et remet le port B en output pour permettre la scrutation. De même les interruptions par CB1 sont verrouillées.

COMMUNICATION CRAYON OPTIQUE/CLAVIER

Principe




La routine de gestion du light pen sur le TO7-70 est différente car elle intègre les possibilités du Logic Gate Array (\$E7E4 à \$E7E7) et permet une lecture avec une précision au niveau du point et non plus de l'octet.

2.6 Fonctionnement du clavier


Le clavier du TO7 est une matrice de 8 lignes et 8 colonnes. Les huit lignes sont reliées via le connecteur J2 au port B du PIA 6821 système, les huit colonnes étant reliées via J1 au port A du même PIA.

Disposition des touches



Dès l'initialisation le logiciel du moniteur positionne le port A en entrée et le port B en sortie. Les lignes d'entrées du port A sont reliées au + Vcc=5V de telle façon que si aucune touche n'est enfoncée toutes les entrées du port A soient au "1" logique.


SYSTÈME-CLAVIER



Puis le logiciel porte successivement, l'une après l'autre les sorties du PORT B au OV (fonctionnement en "scanning") pendant que le PORT A est lu :

- Si PRA = \$H FF → aucune touche n'est enfoncée sur la ligne à Ø
- Si PRA≠\$H FF → une touche est enfoncée sur la ligne à Ø.

Signaux de scanning



Dans ce dernier cas la connaissance des valeurs des PORT A et B permet le décodage du clavier et le logiciel peut alor restituer la lettre frappée.

C'est la routine GETCH qui assure la lecture de la touche :

- après une première lecture et un anti-rebond de 5 msec une deuxième lecture renvoit sous forme numérique le code de la touche dans Y. Les valeurs numériques décroissent de 57 à 1 depuis la touche SHIFT jusqu'à la touche N (SHIFT, STOP, ACC, ..., W, 1, +, A, ...N);
- si aucune touche n'est enfoncée Y revient avec la valeur Ø ce qui provoque un retour de SP, sinon on teste le bit Ø du registre STATUS qui indique si une touche à déjà été lue et si dans ce cas il s'agit toujours de la même touche (auto-répétition éventuelle);

— s'il s'agit de la première frappe ou d'une nouvelle touche on procède alors au décodage c'est-à-dire, par lecture d'une table, de la conversion ASCII. Dans cette partie du programme sont testée les touches SHIFT et CNT qui commandent, les passages MAJ/min. avec commande de la led d'indication (bit 3 du PRC du 6846 à Ø ⇒ led éteinte et MAJ, à 1 ⇒ led allumée et minuscule. etc.)

En sortie de cette routine, le code ASCII de la touche se trouve dans le registre

Une routine de test rapide des touches est implantée en KTST\$ = &HE809 qui met le bit de carry C à 1 si une touche est enfoncée ou à 0 dans le cas contraire.

Le listing très simple de ce programme est donnée ci-dessous,

```
1553 #
1554 **** CONTROLE RAPIDE DES TOUCHES *
***
1555 *
1556 *
15A1 KTST
             PSHS
1562
             CLR
                      PRB
MISE A O DES COLONNES
1563
             LDA
                      PRA
1564
             CMPA
                      #$FF
CMPA effectue la soustraction :
1565 ' $FF-$FF met le carry a 0 (flag d'
absence de touche) et <>$FF-$FF met le
1566 ' carry a 1 (flag de touche enfonce
e).
1567
             PUL.
                      A.PC
```

Sur le TO7-70 on accède à la table de décodage du clavier via un pointeur PTCLAV situé en page 0 (\$60CD, \$60CE) ce qui permet à l'utilisateur de reconfigurer son clavier.


2.7 Le système de décodage d'adresse

Le rôle du système de décodage d'adresse est de générer des signaux de validation permettant la sélection de chaque boîtier (ou groupes de boîtiers) de circuit intégré dans la zone de mémoire qui lui est affectée.

La carte mémoire (voir paragraphe 5.1 chapitre 5) permet de situer les principales zones à sélectionner.

Les signaux d'adressage des mémoires RAMS dynamiques ont été étudiés dans les chapitres précédents. Il s'agit des signaux :

- CAS POINT, actif de 4000 à 7FFF, qui validera la RAM utilisateur/point.
- TAS COL, actif de 4000 à 7FFF, qui validera la RAM couleur.
- CAS EXT, actif de 8000 à BFFF, qui validera l'extension RAM 16 K. Afin d'éviter les conflits lecture point/couleur vers le bus de données, un signal COLORENABLE = \overline{CAS} PT verrouillera le buffer U57 pendant une lecture point, au cours du cycle vidéo ($E_M = \emptyset$).



Ces signaux sont obtenus en sortie d'une PROM à fusibles (6331 – 1 ≡ U11) adressée nar :

- le bit PØ du port PRC du 6846
- les bits d'adresses du 6809, A13, A14 et A15
- le signal d'horloge du uP. Eu


Cette PROM n'est active que pendant le niveau bas du signal CAS SEC généré à partir de CLOCK (2MHz). Donc la PROM sera active pendant que E_{μ} est à θ et pendant que E_{μ} = 1 ce qui permet l'accès aux RAMS points et couleur même pendant la phase non active du 6809, afin de permettre la lecture automatique pour la commande de la vidéo.

Quand \overline{CAS} SEC est au niveau haut, les RAMS ne sont pas validées. La table de fonctionnement de cette PROM (pour \overline{CAS} SEC = \emptyset) et l'affectation des zones mémoires correspondantes sont données ci-dessous :

Table de fonctionnement (programmation) pour En=0

	ΑD	RESS	SC	RTII	ES		
a4	аз	a ₂	a ₁	a ₀	03	O_2	o_{t}
0					0	1	0
1	0	0			ι	ι	1
1	0	_	0	0	1	1	0
1	0	1	0	1	0	1	ı
1	0	ı	1		0	1	_
	1	0			ı	0	1
ī	1	1			ı	ï	1

UTILISATION EN 32 × 3 BITS



du PIA 6846 D sélection RAM points, RAM couleurs

Affectation des zones mémoires


	ndressage PROM: A ₁₅ A ₁₄ A ₁₃ generation de								
EN SYST	ag D	a3 ↓ A15	a ₂	a ₁ ↓ A ₁₃	zones memoires adressées	taille	validation de RAM util-point	validation de l'extension	validation RAMS coul
0	х	х	х	0	ххөх	56K	OUI	иоп	OUI
1	×	8	ø	x	0000 à 3FFF	16K	uon	поп	non
_	0	8	1	8	4000 à SFFF	8K	non	non	out
_	-	8	_	0	4000 à 5FFF	8K	OUI	non	ncon
1	×	8	1	-	6889 à 7FFF	8K	OUL	non	non
1	X.	1	в	×	8888 à BFFF	16K	поп	OUI	non
1	х	-	-	x	C000 à FFFF	16K	non	поп	non

La gestion des banques 16K RAM sur le TO7-70 fait l'objet d'un paragraphe spécial en fin de cet ouvrage.

Les signaux d'adressage des mémoires ROMS, ainsi que ceux des divers PIA système ou extensions, sont obtenus à partir d'un décodeur d'adresse (74LSI39 = UI4) et de circuits logiques supplémentaires pour les PIAS. Le circuit U14, double décodeur de 2 donne 4, est adressé par les 4 bits de poids fort du bus d'adresse du 6809, A₁₂-A₁₅. Il permet d'obtenir directement les signaux :

- CSROM, actif de 00000 à 3FFF, qui validera la cartouche du mémo7.
- CSRAMSYST, actif de 4000 à 7FFF, qui permet de soulager le bus de données lorsqu'on travaille avec les RAMS système (voir les signaux de gestion des entrées/sorties de RAMS chapitre 2.3 D).
- EXT, actif de 8000 à BFFF (voir comme ci-dessus le chapitre 2.3 D).
- CSF, actif de F000 à FFFF, qui validera la ROM "moniteur" (2532 = U3).


Double décodeur de 1 parmi 4



Restent alors les signaux CSC et CSD qui valident la plage d'adresses de C000 à CFFF puis D000 à DFFF et ne sont pas utilisés par le système. Ces signaux sont disponibles sur le bus standard (connecteurs arrières du TO7) et seront utilisés pour valider certaines extensions.

Table de fonctionnement pour 1 décodeur

e n	trées	5	sorties			
ENABLE	SELE	CT	sorties			_
EN	•	A	у з	y 2	y 1	Уo
1	X	X	1	1	1	1
٥	0	0	1	1	1	0
o	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1



Affectation des zones mémoires


Zones adressées	taille	sortie validante	commentaires
6000 à 3FFF	16K	CS ROM	validation de la cartouche mémo 7
4000 à 7FFF	16K	CS RAM SYST	inhibitions de données
3000 à BFFF	16K	ĒXŦ	validation partielle de la RAM ext.
COSS à CFFF DOSS à DFFF	8K	ČSC ČSD	non utilisé
Esse à EFFF	4K	CSE	validation partielle
F 600 à FFFF	4K	CSF	validation de la ROM U3 2532 "moniteur"

Le signal $\overline{\text{CSE}}$, validant la plage E000 à EFFF va être utilisé avec d'autres bits d'adresses du bus 6809 pour valider :


— de E7CØ à E7CF, signaux E7CX et E7CX, les PIA du système et de certaines extensions. Ces signaux sont réalisés à partir de CSE et de portes logiques conformément au schéma ci-dessous

— de E800 à EFFF, signal CSE + AII, les 2K de "moniteur" implantés dans la ROM du 6846.

Synoptique



DÉCODAGES PARTIELS




2.8 L'horloge

La base de l'horloge est un oscillateur 16 MHz à quartz réalisé autour d'une porte inverseuse U16 ≡ 74LSØ4.

Génération de H16.

$$R_{27} = R_{28} = 2.2k\Omega$$
 $C_{31} = 120p^{4}$
 $C_{27} = 120p^{4}$




C'esi ce signal H16 qui divisé une première fois par 2 (U17=1/2 74LS74) fournira point, signal 8MHz d'aitaque du sérialisaieur des bits points vidéo.

Par une nouvelle division par 2 (U17) on obtiendra H4, signal 4MHz d'entrée EXTAL du 6809 à partir duquel sont élaborés par le microprocesseur, les signaux en quadrature E_{μ} et Q_{μ} (1MHz).


Le signal $Q\mu$ sera resynchronisé sur le front montant de H16 pour fournir Q prim nécessaire au système de contrôle d'écran.

Conception générale




Reste à élaborer le signal CLOCK (2MHz) dissymétrique utilisé par le système de mémorisation (CASPRIM et DATAVALID). Ce signal synchronisé par H16 doit être en étroite relation de phase avec Q prim. On l'obtiendra donc à l'aide d'un registre parallèle/série dont l'entrèe de chargement PARALLOAD sera fournie à partir de Q prim et dont l'horloge de sérialisation sera H16.


Timina simplifié



L'entrée de chargement n'apparaissant que toutes les μ s, il est nécessaire de sortir deux cycles CLOCK entre chaque chargement. On obtient ce résultat en rebouclant la sortie Q sur l'entrée série DS. La sortie CLOCK de ce registre à circulation est prise sur la sortie \bar{Q} du circuit U27 (74LS165).


Génération du signal "CLOCK"






Le signal de chargement est obtenu par un monostable déclenché par Q prim et utilisant le temps de propagation de 15ns typ du circuit de trigger U21 (74LS14).

Schema de principe : génération de paral lcad



Signal de sortie



2.9 L'alimentation

L'alimentation du TO7 doit fournir les 3 tensions de ±5 V et 12 V. Le primaire 220 V est protégé par un fusible de 315 mA et peut fournir un maximum de 65 VA.


Les tensions secondaires sont obtenues à partir de régulateurs intégrés du type :

- LM35ØT, ajustable à +5 V, pour tous les circuits logiques, pour la com-

mutation rapide de la prise PERITEL. Ce circuit est protégé contre les courtscircuits jusqu'à 4,5 A. Une disjonction thermique est assurée à 105° C.

- MC7812 CT, régulateur 12 V, pour les RAMS dynamiques, pour la commutation lente PERITEL, pour l'extension RS232 et l'ampli du light-pen. Ce circuit est protégé contre les courts-circuits jusqu'à IA. Une prise + 12 V est assurée à l'arrière du TO7 pour l'alimentation du codeur-modulateur PERITEL → UHF (TV).
- MC79LO5, régulateur-5 V, pour les RAMS dynamiques, l'extension RS232 et l'amplificateur de light-pen. Ce circuit est protégé contre les courts-circuits jusqu'à 100 mA.

ALIMENTATION



Les consommations du TO7 seul (sans extension) sont :

- +5 V 1A
- +12 V 220 mA
- -5 V 5mA

2.10 CPU-BUS & PIA


• Le Microprocesseur 6809

Microprocesseur 8 bits, le 6809 a en fait une structure interne 16 bits puisque tous ses registres sont des registres 16 bits (X, Y, U, S et PC) ou 8 bits concaténables $(A \text{ et } B \text{ peuvent devenir } D = A_{MSB} + B_{LSB})$.

Seuls le registre d'état CCR et le registre de page directe DP ont une structure 8 bits.

Microprocesseur monotension (+5 V) il nécessite un signal d'horloge 4MHz et fabrique lui-même deux signaux E et Q à 1MHz en quadrature de phase. Les adresses sont validées sur le front montant de Q, et les données mémorisées sur le front descendant de E.

A la mise sous tension, ou lors d'une réinitialisation manuelle par mise à zéro de l'entrée RESET, le compteur programme est chargé avec l'adresse contenue en \$FFFE, \$FFFF. Tous les registres sont initialisés et en particulier le registre de page directe DP, utilisé en mode d'adressage direct est mis à zéro pour comptabilité avec la page Ø du 6800.



- Structure

Outre les deux accumulateurs A et B utilisés pour les calculs et les manipulations des données et concaténables en un accumulateur

D de 16 bits, le 6809 possède 4 registres 16 bits, X, Y, U et S pouvant servir de registres d'index ou de pointeurs de pile.

X et Y sont plutôt destinés à servir d'index, alors que U et S le sont à servir de pointeurs pour la pile utilisateur (rôle de U) et la pile système (rôle de S). Toutefois rien n'empêche de permuter ces différents rôles:

- le mode indexé permet en effet d'utiliser comme registre d'index, aussi bien X et Y que U et S.
- dans certains cas le compteur programme peut agir également comme un registre d'index.

Les instructions TFR et EXG permettent le transfert d'un registre (ou d'un accumulateur) dans un autre, ou l'échange de deux registres (ou de deux accumulateurs).

- Description du registre codes coudition

Ce registre 8 bits contient des indicateurs de résultats ou des masques d'interruption :

- le BITØ (C) indique s'il est à un "1", qu'une retenue a eu lieu lors de la dernière opération effectuée.
- le BITI (V) indique s'il est à "1" qu'il y a eu débordement, c'est-à-dire que la retenue du MSB n'est pas la même que celle du MSB-1.
- le B1T2 (Z) indique s'il est à "1" que la dernière opération a donné un résultat nul.
- le BIT3 (N) indique un résultat négatif. En complément à deux, N sera donc mis à un.
- le BIT4 (I) masque les interruptions IRO.
- le BiT5 (H) est le bit de demi-retenue. Il est utilisé dans l'opération d'ajustement décimal.
- le BIT6 (F) masque les interruptions FIRQ.
- le BIT7 (E) indique s'il est à un que l'état complet de la machine a été empilé sur la pile système S.

- Les modes d'adressage :

Adressage inhérent :

Dans ce mode d'adressage, il n'y a aucun échange avec l'extérieur du 6809. Exemple EXG A. B. qui échange les contenus de A et B.

Adressage immédiat :

Dans ce mode d'adressage, la valeur à traiter suit immédiatement le code opération. Exemple LDB#2 qui met la valeur 2 (%00000010) dans l'accumulateur B.

Adressage étendu :

Dans ce mode d'adressage, la donnée à traiter se trouve à l'adresse qui suit le code instruction. Exemple LDX \$E80C chargera X avec la donnée 16 bits rangée en E80C (MSB) et E80D (LSB).

Adressage direct :

Dans ce mode d'adressage, la donnée à traiter correspond à l'adresse dont les 8 bits LSB suivent le code instruction, les 8 bits MSB étant dans le registre de page directe DP.

Exemple STB \$0A rangera le contenu de B en 400A si DP contient \$40. Adressage étendu indirect :

Dans ce mode d'adressage, la donnée a pour adresse, celle oui se trouve rangée à l'adresse qui suit le code instruction.

Adressage relatif court:

Dans ce mode d'adressage, on ajoute au compteur programme (qui pointe déjà l'instruction suivante) la valeur qui suit l'instruction de branchement.

Cette valeur doit être comprise entre 00 et FF ce qui ne permet donc des branchements que de + 127 en avant ou de - 128 (en arrière).

Adressage relatif long:

Dans ce mode d'adressage, comme le précédent, on ajoute au compteur programme la valeur qui suit les codes d'instructions. On peut dans ce cas se brancher dans toute la zone des 64 K mémoire.

Adressage indexé :

Dans ce mode d'adressage, l'un des registres sert d'index pour le calcul de l'adresse exacte de la donnée.

Adressage indexé indirect :

Dans ce mode d'adressage indexé, l'adresse obtenue ne contient pas la donnée, mais l'adresse de la donnée.

Pour tous ces adressages on se reportera à l'Annexe 1 du 6809 en fin d'ouvrage.

- Les interruptions

FFFE	FFFF	RESET
FFFC	FFFD	NMI
FFFA	FFFB	SWI
FFF8	FFF9	lRQ
FFF6	FFF7	FIRQ
FFF4	FFF5	SWI2
FFF2	FFF3	SW13
FFFØ	FFF1	Réservé

Pointeurs d'interruption

Les interruptions accessibles par l'utilisateur du TO7, car présentes sur le connecteur d'extension sont les suivantes :

RESET: un niveau bas sur cette entrée pendant un temps supérieur à 1µs provoque la réinitialisation du système, ce qui est équivalent à une action manuelle sur le bouton "INITIALISATION PROGRAMME" du TO7.

NMI: un front descendant sur cette entrée, suivit d'un maintien à l'état bas d'au moins 1µS, provoque une interruption non masquable et prioritaire. L'état du 6809 est sauvegardé sur la pile système et le compteur programme est chargé avec l'adresse contenue par les vecteurs \$FFFC, \$FFFD.

FIRO: un niveau has sur cette entrée provoque une séquence d'interruption rapide (prioritaire par rapport à IRO) car il n'y a sauvegarde sur la pile que du contenu du registre de codes condition et du compteur programme.

Cette demande d'interruption n'est prise en compte que si le bit 6 (F) du CCR est à zéro.

IRO: un niveau bas sur cette entrée provoque une séquence d'interruption avec sauvegarde sur la pile système de l'état complet du 6809.

Cette demande n'est prise en compte que si le bit 4 (I) du CCR est à zéro.

Diagramme des temps pour les interruptions IRQ et NMI

_ n _ in+1 in+2 in+3 in+4 in+5 in+6 in+7 in+8 in+9 in+19 in+19 in+19 in+19 in+19 in+19 in+19 in+19 in+29 in+21 i





Diagramme des temps pour l'interruption FIRQ

[_m_1m+1m+2m+3m+4m+5m+6m+7m+8m+9m+18m+14m+12



• Le PIA 6821

Ce circuit permet l'interfaçage entre le 6809 et les périphériques par l'intermédiaire de deux ports parallèles de 8 bits programmables en entrées ou en sorties, et quatre lignes de contrôle utilisables individuellement pour gérer les interruptions ou comme E/S supplémentaires pour deux d'entre elles.

Le contrôle du PIA se fait par l'intermédiaire de 6 registres, auxquels on accède par deux bits de sélection RSØ et RSI, plus le bit 2 des registres de contrôle.

Ces six registres sont les suivants :

- ORA (et ORB), registre de sortie du PORT A (et du PORT B)
- DDRA (et DDRB), registre de sens de transfert des données du PORT A (et du PORT B)
- CRA (et CRB), registre de contrôle A (et B)

Les registres ORA et DDRA sont sélectionnés par le même code RS_1 , $RS_0 = 00$. Le choix de l'un ou de l'autre est fait suivant la valeur du bit 2 du registre CRA.

ADRESSAGE INTERINE					
		Bit du de co			
RSI	RSØ	CRA-2	CRB-2	Registre sélecté	
0	0	1		Régistre données de la péripherie A	
D	0	0		Registre sens de transfert des données A	
0	1			Registre de contrôle	
1	0		1	Registre données de la péripherie B	
1	0		0	Registre sens de transfert des données B	
1	1	Ì		Registre de contrôle	

ADDRESS ACE INTERNE


Il en est de même pour ORB et DDRB différenciés par le CRB2. L'adressage de ces registres peut être fait en mode :

- -- 8 bits si $RS_{\emptyset} = A_{\emptyset}$ et $RS_1 = A_1$
- ou 16 bits si $RS_{\theta} = A_1$ et $RS_1 = A_{\theta}$, en effet dans ce dernier cas, les registres ORA et ORB sont situés à deux adresses contiguës, donc adressables par une donnée 16 bits.

La sélection du PIA se fait par trois bits CS_θ , CS_1 , \overline{CS}_2 . Lorsque le PIA est sélectionné, le transfert des données se fait sous le contrôle de l'impulsion d'horloge E et de la ligne de lecture/écriture (R/W).

Les deux lignes de sortie IRQA et IRQB, actives au niveau 0, sont à "drain ouvert", ce qui permet le "ou cablé". Elles sont gérées par le registre de contrôle.

DIAGRAMME FONCTIONNEL



			FORMAT	DES MO	S DE CO	NIROLE		
	7	6	5	4	3	2	1	0
CRA	IRQA1	IRQA2		Contrôle de CA2		Acces å DDRA	Coni de C	
	7	6	5	4	3	2	1	0
CRB	IRQBI	IRQB2		Contrôle de CB2		Accès à DDRB	Con de C	

Les bits Ø à 5 de ce registre peuvent être écrits ou lus par le 6809.

Les bits 6 et 7 ne peuvent être que lus par le 6809 et sont modifiés par les entrées externes CA_1 et CA_2 (ou CB_1 et CB_2).

- a) Les deux premiers bits CRA₀ et CRA₁ permettent la gestion de l'entrée CA1 :
- Si CRAØ = Ø → IRQA est inhibée et bloquée à l'état haut.
- Si $CRA\emptyset = 1 \rightarrow \overline{IRQA}$ passe à l'état bas quand l'indicateur CRA_7 passe à l'état haut.
- Si $CRA1 = \emptyset \rightarrow 1$ 'indicateur d'interruption CRA_7 passe à l'état haut sur front descendant de CA_1 .
- Si CRA1=1 → l'indicateur d'interruption CRA₇ passe à l'état haut sur front montant de CA1.

CONTROLE DES ENTRÉES D'INTERRUPTION CATELOBI

CRA-I (CRB-I)	CRA-Ø (CRS-Ø)		Indicateur d'interruption CRA 7 (CRB-7)	Demande d'interruption du MPU IRQA (IRQB)
0	0	1 Active	Mis à un sur 1 de CA3 (CB1)	Iπhrbée — IRQ reste à l'état haut
0	1	lActive	Mis à un sur 1 de CA1 (CB1)	Passe à l'état bas quand l'indicateur CRA-7 (CRB 7) passe à l'état haut
1	0	†Active	Mis à un sur † de CA1 (CB1)	inhibée — IRQ resie à l'état haut
1	1	1 Active	Mis à un sur † de CAI (CBI)	Passe à l'état bas quand l'indicateur CRA 7 (CRB-7) passe à l'état hauj

Notes

- 1 1 Transition positive
- 2 | Transition negative
- 3 L'indicateur d'interruption CRA-7 (CRB-7) est mis à zéro par une lecture du registre données
- de la périphérie A (B) par le MPU
- 4 Sr CRA-Ø (CRB-Ø) est zéro (interruption inhibée) quand l'interuption se produit et est, par la suite, mis à un, IRQA (IRQB) passe à l'état bas après que CRA-Ø (CRB-Ø) sois à l'état haut

- c) Le bit CRA2 permet d'accéder :
- au registre DDRA si CRA2 = Ø
- au registre ORA si CRA2 = 1
- d) Les 3 bits CRA3 CRA4 CRA5 permettent la gestion de la ligne CA2 :
 Si CRA5=Ø → CA2 est programmée en entrée d'interruption et alors les bits CRA3 et CRA4 fonctionnent vis-à-vis de cette entrée et de l'indicateur CRA6, comme précédemment CRAØ et CRA1 le faisaient vis-à-vis de CA1 et CRA7.

CONTROLE DE CA2 ET CB2 COMME ENTRÉES D'INTERRUPTION CRA-5 (CRB-5) est à zéro

CRA-5 (CRB-5)	CRA-4 (CRB-4)	CRA-3 (CRB-3)	Transition active de l'entrée d'interruption CA2 (CB2)	Indicateur d'interruption CRA-6 (CRB-6)	Demande d'interruption du MPU IRQA (IRQB)
0	o	0	1 Active	Misatun suride CA2 (CB2)	Inhibée — IRQ reste à l'état haut
0	0	1	↓ A ctive	Mis à un sur ↓ de CA2 (CB2)	Passe à l'état bas quand l'indicateur CRA-6 (CRB-6) passe à un.
0	1	0	†Active	Miså un surf de CA2 (CB2)	Inhibée — IRQ reste à l'état haut
0	1	1	†Active	Mis à un sur † de CA2 (CB2)	Passe à l'étal bas quand l'indicateur CRA-6 (CRB-6) passe à un.

Notes

- 1 1 Transition positive
- 2 ↑ Transition négative
- 3 L'indicateur d'interruption CRA-6 (CRB-6) est mis
- Si CRA5 = 1 → CA2 est programmée comme bit de sortie supplémentaire.
 Attention: comme sorties, CA2 et CB2 ont des modes de fonctionnement différents.
- Si CRA4 (ou CRB4) = 1 alors CA2 = CRA3 (et CB2 = CRB3).

Dans ce mode CA2 (CB2) est une sortie que l'on met à zéro ou à un par mise au niveau identique de CRA3 (CRB3).

— Si CRA4 = 0 (ou CRB4) alors CA2 (CB2) est utilisée comme sortie de contrôle selon le mode "poignée de main" (handshaking) afin de permettre la synchronisation des échanges.

Dans ce cas le fonctionnement est différent pour CA2 et CB2. Se reporter aux tableaux ci-dessous.

Fonctionnement du registre DDRA (DDRB)

Si le bit CRA2 (CRB2) est à θ , on accède alors pour RS $_{\theta}$, RS $_{1}$ = $\theta\theta$ au registre DDRA, et pour RS $_{\theta}$, RS $_{1}$ = θ i au registre DDRB.

- A chaque bit de ces registres est associé une ligne du PORT de même nom. Si ce bit est :
- à "!", la ligne du PORT sera une sortie.
- à "0", la ligne du PORT sera une entrée.

Lors d'un reset, tous les registres étant mis à zéro, les deux PORT A et B sont donc initialisés en entrées.

CONTROLL DE CB2 COMME SOR HI

CRB-5	CRB-4	CRB-3	Mis à zéro CE	32 Misäun
1	0	0	Bas sur la transition positive de la première impulsion E qui suit une écriture du regis- tre données de la périphérie B.	Hauf quand l'indicateur d'interruption CRB-7 est mis à un par une transition active du signal CB1.
1	0	1	Bas sur la transision positive de la première impulsion E qui suit une écriture du regis- tre données de la péripherie B.	Haut sur la transition positive de la première impulsion è qui suit une impulsion E qui était arrivée tandis que le cir- cuit était désélecté.
,	1	۰	Bas quand CRB-3 est mis à zéro par une écriture du regis- tre de contrôle B.	Toujours bas tant que CRB 3 est à zéro. Passera à l'etat haut quand CRB-3 sera mis à un par une écriture du régistre de contrôle B.
1	1	1	Toujours haut tant que CRB-3 est à un. Passera à l'état bas quand CRB-3 sera mis à zèro par une écriture du registre de contrôle B.	Haur quand CRB-3 est mis à un par une ecriture du registre de contrôle B.

CONTROLE DE CA2 COMME SORTIE CRA-5 est a fin

CRA-5	CRA-4	CRA-3	Mis à zéro C/	A2 Misàun
1	0	o	Bas sur la transition négative de la première impulsion E qui suit une écriture du regis- ire données de la périphérie A.	Haur quand l'indicateur d'interruption CRA-7 est mis à un par une fransition active du signal CA1.
1	0	1	Bas sur la transision négative de la première impulsion E qui suit une écriture du regis- tre données de la périphérie A.	Haut sur la transition nega- tive de la première impulsion E qui suit une impulsion E qui était arrivée landis que le cir- cuit était désélecté.
1	1	0	Bas quand CRA-3 est mis à zero par une écriture du regis- tre de contrôle A.	Toujours bas tant que CRA-3 est à zéro. Passera à l'état haut quand CRA-3 sera mis à un par une écriture du registré de contrôle A.
1	,	1	Toujours haut tant que CRA-3 est à un. Passera à l'état bas quand CRA-3 sera mis à zèro par une ecriture du registre de contrôle A.	Haus quand CRA-3 ess mis à un par une écriture du registre de contrôle A

Fonctionnement du registre ORB (ORA)


Ce registre permet d'écrire dans les PORTS de sortie et d'y mémoriser les valeurs. Une écrirure de données dans ORA (ou ORB) n'affecte réellement que les bits préalablement sélectionnés comme sorties par le registre DDRA (ou DDRB).

Le 6846

Ce circuit contient :

- 2 K octets de mémoire morte programmable par masque
- 1 port bidirectionnel de 8 bits avec lignes de contrôle
- 1 temporisateur-compteur programmable

EF 6846. SCHEMA FONCTIONNEL



Dans le TO7, les 2 K de mémoire contiennent la partie du moniteur comprise entre les adresses \$E800 et \$EFFF.

Le PORT parallèle a les mêmes caractéristiques que le PORT B du P1A 6821. Toutefois tous les registres, registre de direction des données, registre de données périphériques et registre de contrôle périphérique, sont directement accessibles par des adresses distinctes.

Ce PORT fournit:

— la commande de couleur du cadre (bits 4, 5 et 6), et la demi-teinte (bit 2) pour le TO7-70.

- la commande de l'aiguillage des données pour l'écriture des mémoires point ou couleur (bit \emptyset).
- la commande de la diode LED minuscule (bit 3)

Il recoit:

- les signaux démodulés en provenance du lecteur-enregistreur de programme (bit 7)
- la lecture de l'interruption du crayon optique (bit 1)

La ligne de demande d'interruption CP1 est disponible sur le connecteur standard (IRQ-2). Cette entrée peut être programmée pour être validée sur une transition soit positive, soit négative du signal, à l'aide des bits PCRØ et PCR1 du registre de contrôle périphérique.

La ligne de contrôle CP2 est programmée en sortie et sert à actionner le buzzer interne du TO7 (et le haut-parleur du poste TV via la sortie SON de la prise PERITEL).

Le PIA étant sélecté à partir de l'adresse \$E7CØ, on trouvera donc à partir de cette adresse les 7 registres internes du 6846.

A2	A1	ΑØ	REGISTRE SÉLECTIF
Ø	Ø	Ø	Registre d'état composite (CSR)
Ø	Ø	ı	Registre contrôlé périphérique (PCR)
Ø	1	Ø	Registre direction des donné (DDR)
Ø	i	1	Registre données périphériques (PDR)
i	Ø	Ø	Registre d'état composite (CSR)
1	Ø	i	Registre contrôle temporisateur (TCR)
1	1	Ø	Registre temporisateur d'octet de poids fort
1	ı	1	Registre temporisateur d'octet de poids faible
х	х	х	Adresse mémoire ROM

Seule l'entrée CP1 est accessible à l'utilisateur. On la programme par accès au registre de contrôle du port P d'adresse &HE7C1

- Si le bit \emptyset du PCR est à \emptyset \to CP1 est masquée, donc pas d'interruption possible.
- Si le bit Ø du PCR est à 1 → CP1 est validée, et dans ce cas :
 - Si le bit 1 (PCR1) est à Ø, alors CP1 est active sur front descendant
 - Si le bit 1 (PCR1) est à 1, alors CP1 est active sur front montant.

Le temporisateur

Dans le TO7 il est utilisé pour coder les informations à enregistrer sur le LEP, pour faire clignoter le curseur, et pour la répétition automatique du clavier. La sortie 19 (CTO) délivre des informations digitales codées en salves de fréquence (liaison série asynchrone):

- 5 périodes à 4,5 KHz pour le bit "0"
- 7 périodes à 6,3 KHz pour le bit "1"

Le temporisateur du 6846 contient un compteur 16 bits adressable par l'intermédiaire de deux registres tampons, en écriture de 8 bits chacun. Ces registres MSB et LSB sont aux adresses \$E7C6 et \$E7C7.

On peut donc écrire la valeur souhaitée directement à partir d'une donnée 16 bits contenue dans un des registres 16 bits du 6809.

Le contenu des registres tampons n'est transféré dans le compteur que lorsqu'on lui en donne l'ordre.

Dans le TO7, cet ordre ne peut venir que de la mise à 1 du bit Ø (TCRØ) du registre de contrôle du temporisateur situé à l'adresse \$E7C5, ou avec une commande d'écriture des registres tampons (en fonction du mode).

Dès l'initialisation du compteur, les indicateurs d'interruption du compteur sont remis à zéro.

On peut alors fonctionner:

- en mode continu si TCR3 = 0, TCR7 = 1 et TCR5 = 0

Dans ce mode, un signal carré est généré sur la sortle 19 (CTO), si cette sortle est validée par TCR7 à 1. D'autre part si TCR4 est à 0, l'initialisation peut se faire simplement par écriture dans les registres tampons.

Le temporisateur fonctionne de la même manière que la sortie CTO soit validée (TCR7 à 1) ou inhibée (TC7 à \emptyset). Si le nombre 16 bits chargé dans le compteur est N alors la sortie reste à l'état bas pendant (N+1) fois la période de l'horloge E, soit (N+1) μ s, puis passe à 1 pendant N+1 μ s etc.

Si on souhaite que l'horloge soit précomptée par un diviseur par 8 il faut que TCR2 soit à 1.

— en mode monocoup normal : si TCR3 = \emptyset , TCR4 = 1 et TCR5 = 1.

A deux exceptions près ce mode est identique au précédent :

- 1. La sortie est à l'état bas pendant $I_{\mu s}$ après l'initialisation du compteur puis passe à l'état haut pendant les $N_{\mu s}$ suivantes pour enfin se rebloquer à l'état bas jusqu'à la prochaine initialisation du compteur.
- 2. Le TO7 n'est pas concerné par la deuxième exception puisque les deux entrées d'initialisation \overline{CTG} et \overline{CTC} sont au θV .

- en mode cascade monocoup si TCR3 = 0. TCR4 = 0 et TCR5 = 1.

Dans ce mode, la sortie CTO ne passe pas à l'état bas après l'initialisation. D'autre part en fin de comptage, la sortie CTO prend le niveau du bit TCR7:

— Si ce bit est mis à 1 avant la fin de tempo, alors la sortie CTO reste à 1 pendant le cycle suivant.

- Si ce bit est mis à Ø avant la fin de tempo, alors la sortie CTO passe à Ø pendant le cycle suivant.

Ces différents modes de fonctionnement sont résumés dans les tableaux cidessous. D'autre part, on en verra des exemples d'applications lors de l'étude de la gestion du LEP et de l'interface RS232.

REGISTRE D'ÉTAT COMPOSITE CSR3-CSR6 NON UTILISÉS LUS COMME DES ZÉRO CSRO CSR7 CSR2 CSR1 INDICATEUR D'INTERRUPTION INDICATEUR D'INTERRUPTION COMPOSITE CP2 INDICATEUR TEMP D = PAS D'INDICATEUR D'INT, VALIDÉ MIS A UN D'INTER-1 = UN OU PLUSIEURS INDICATEURS D'INT. VALIDÉS BUPTION 0 = PAS DE REQUETE 0 = PAS DE REQUETE D'INTERRUPTION MIS A UN 1 - REQUETE D'INTERRUPTION D'INT 1 = REQUÊTE D'INT L'INVERSE DE CE BIT APPARAIT EN SORTIE IRQ INTERRUPTION CP1 0 - PAS DE REQUETE D'INT L'ÉTAT DE CE BIT PEUT S'EXPRIMER COMME SUIT CSR7 = CSR0+TCR6 + CSR1+PCR0 + CSR2+PCR3 1 = REQUETE D'INT

FORMAT DU REGISTRE DE CONTROLE COMPTEUR/TEMPORISATEUR

BIT REGISTRE DE CONTRÔLE	ÉTAT	DÉFINITION DU BIT	DÉFINITION DE L'ÉTAT
TCR#	0	Initialisation interne	Validation temporisateur
	1		Temporisateur à l'état pré-établi
TCR1	0	Source horloge	Temporisateur utilise une horloge externe (CTC)
	1]	Temporisateur utilise l'horloge système 62
TCR2	0	Validation par pré-	L'horloge n'est pas pré-comptée
	1	compteur diviseur par 8	L'horloge est pré-comptée par compteur diviseur par 8
TCR3 TCR4 TCR5	x x x	Sélection du mode de fonctionnement	Voir tableau 3
TCR6	0	Validation inter-	JRQ du temporisateur masqué
	1	ruption temporisa- teur	JRQ du temporisateur validé
TCR7	0	Validation sortie	Sortie compreur (CTO) mise à l'état bas
	1	1	Sortie compteur validée

MODES DE FONCTIONNEMENT

	MODES DE FONCTION REMENT						
TCR!	TCR4	TCRS	Mode fonctionnement du temporisateur	Initialisation compteur	Indicateur d'interruption mis à un		
0	0	0	Continu	CTG1+W+R	то		
[•	0	1	Cascade monocoup	CTG1 + R	то		
0	1	0	Continu	CTG1+R	то		
٥	1	1	Normal Monocoup	CTG↓+R	то		
T	٥	0	Comparaison de fréquence	ĈŦĜ↓.l.(W + TO) + R	CTG lavant TO		
1	0	١		CTG↓.1+R	TO avant CTG1		
•	1	0	Comparaison de largeur d'impulsion	CTG↓.1+R	CTG ↑ avant TO		
1	1	1]		TO avant CTG1		

R = Condition d'initialisation

CTG = Transition positive sur la broche 17

W = Écriture des registres tampon du temporisateur

T = Indicateur d'interguption (CSRO) = 0

TO = Fin de comptage

MODES DE FONCTIONNEMENT CONTINU

		MODES DE I	FONCTIONNEMENT CONTINU			
	MODE CONTINU (TCR3 = θ_1 TCR7 = 1, TCR5 θ_2)					
	TRE DE RÔLE	INITIALISATION/SIGNAUX DE SORTIE				
TCR2	TCR4	Compteur	Sortie temporisateur (2X)			
0	0	Initialisation CTG1 + W + R	(N+1) (T) (N+1) (T) (N+1) (T) VOH			
٥	1	CTG↓+R	to TO TO TO			

CTG1 = Transition négative sur l'entrée CTG

W = Commande d'écriture des registres tampon

T = Période d'entrée horloge vers compteur


du temporisateur


to = Cycle d'initialisation compteur

TO = Fin de comptage (condition ioui à zéro)

 $R = Misc \hat{a}$ zéro du temporisateur (TCR θ) = 1 ou RESET externe = θ)

N = Nombre de 16 bits dans les registres rampon du compteur






Le registre d'état composite (CSR) d'adresse \$E7CØ est un registre à lecture seule qui est partagé par le temporisateur et le port parallèle.

Seuls les bits CRØ, CR1, CR2 et CR7 sont utilisés et permettent la demande d'interruption IRQ s'ils sont mis à un via les conditions appropriées dans le temporisateur ou le port parallèle.

D'autre part l'interruption n'est possible que si les bits actifs sont mis à un dans les registres de contrôle appropriés, conformément au schéma ci-dessous.

Registre d'état composite et logique associée



Le bit CSR7 est mis à un quand 1RQ passe à zéro. Il ne peut être remis à zéro que si tous les indicateurs d'interruption ont été remis à zéro.

Le bit CSRØ peut être remis à Ø par :

- reset externe ou interne (TCRØ à 1)
- initialisation du compteur
- commande de lecture du compteur, précédée d'une lecture du CSR pendant que CSR0 est mis à 1.

84

3. Les entrées/sorties

3.1 Bus standard

Trois sorties de bus standard sont prévues à l'arrière du TO7. Elles se présentent sous forme de trois "nez de carte" destinés à recevoir les extensions A, B et C.

Le connecteur d'extension est du type 2×19 contacts (double face) au pas de 2,54 mm (par exemple SOCAPEX 254DF19 AYV8C).

Aux différents contacts correspondent les entrées/sorties ci-dessous :

SORTIE E	XTENSION TO7	
Dessus A	19	1
Dessous B	Vue de f	ace
	Α	В
1	GND	+ 12V
2	CP1	GND
3	E7C	SON
4	CSE	$\mathbf{R}/\overline{\mathbf{W}}$
5	All	E
6	AlØ	D 7
7	A9	D6
8	A8	D5
9	A7	D4
10	A6	D3
11	A5	D2
12	A4	Dl
13	A3	DØ
14	A2	RST
15	Al	FIRQ
16	AØ	NMI
17	CSD	ĪRQ
18	CSC	Video
19	+ 5 V	– 5V

SON: Entrée son ETC: Select ETCx CSE: Select E000-EFFF Video: Pin 19 prise SCART E: Enable extension

Dessus A

1	GND CP1	Référence ØV du TO7 Entrée interruption du 6846 (U1)
2 3	E7C	Signal actif au niveau bas pour les adresses \$E7CX,
4	CSE	permettant la sélection des PIA d'extension Signal actif au niveau bas pour les adresses \$E000 à \$EFFF
5	A_{11}	
6	A_{10}	
	$\left\{\begin{array}{c} A_{11} \\ A_{1\theta} \\ \end{array}\right\}$	Bits A ₀ -A ₁₁ du bus d'adresse
	•	
16	A_{θ}	
17	CSD	Signal actif au niveau bas pour les adresses \$ D000 à \$DFFF
18	CSC	Signal actif au niveau bas pour les adresses \$ C000 à \$ CFFF
19	+ 5V	Alimentation + 5V du TO7

Toutes les sorties proviennent de circuits TTL (LS):

- CSC, CSD et CSE viennent du décodeur d'adresse U14 = 74LS139
- E7C vient du circuit de décodage 74LS02
- Les bits d'adresses sont tamponnés par des circuits 74LS241

L'entrée CP1 permet d'envoyer une interruption au 6846. On se reportera à la notice de ce circuit pour une étude complète de son fonctionnement. La sortie d'alimentation +5V peut fournir jusqu'à 3 ampères si aucune extension n'est reliée au TO7.

Dessous B


		All control and the more
1	+ 12V	Alimentation + 12V du TO7
2	GND	Référence ØV du TO7
3	SON	Entrée SON du TO7
4	R/\overline{W}	Signal de lecture/écriture en provenance du
		MPU 6809
5	Е	Signal d'horloge E du 6809 bufferisé par
		74LS241
6	D7 \	
7	D6	
	; }	Bits D ₀ -D ₇ de données
12	D1	
13	DØ)	
14	RST	Entrée de reset du MPU 6809
15	FIRQ	
16	NMI	Entrées d'interruptions vectorisées du 6809
17	ĪRQ	
18	Vidéo	Entrée vidéo reliée à la borne 19 de la prise
		Péritel
19	−5V	Alimentation - 5V du TO7 Vidéo composite
		en provenance du téléviseur.

- Les sorties E et D₀-D₇ sont toutes compatibles TTL puisque bufferisées par des circuits LS (LS241 unidirectionnel pour E, et LS245 bidirectionnel pour le bus de donnée).
- La sortie R/W vient du MPU 6809 directement sans buffer LS.
- L'entrée SON est envoyée via C10 (220nf) sur la base d'un amplificateur émetteur commun réalisé autour du transistor T1 (BC413) monté en résistance d'émetteur non découplée, ce qui lui donne un gain en tension d'environ 5 ou 6.

L'entrée AUDIO du LEP attaque ce même étage via C3 (220 nf) ce qui permet la récupération du son venant du lecteur à cassette sur le bus standard et viceversa sans amplification.

La sortie amplifiée est prélevée sur le collecteur de T1 et envoyée sur la sortie SON de la prise Péritel (broche 6) via le condensateur C12 $(4,7\mu F/10V)$. Le niveau de tension sur cette entrée son doit être d'environ 170mV puisque les sorties Péritel sont normalisées à $0.8V/75\Omega$.

SCHÉMA DE L'AMPLI SON



- Toutes les entrées d'interruption, RST, FIRQ, NMI et IRQ sont connectées directement au MPU 6809 et doivent pour être actives, être maintenues au niveau bas pendant au moins un cycle d'horloge. (Se reporter à la notice 6809).
- L'entrée vidéo est reliée directement à la borne 19 de la prise Péritel, et reçoit donc le signal vidéo composite venant du téléviseur. C'est grâce à cette liaison que pourra être développée l'"incrustation" sur le TO7-70.
- L'alimentation +12V peut fournir jusqu'à 700mA
- L'alimentation 5V peut fournir jusqu'à 90mA

Attention: les valeurs données ci-dessus (courants d'alimentations) sont des valeurs maximales. Pour des raisons de sécurité, et si des extensions sont utilisées, il est nécessaire de diminuer ces valeurs afin de ne pas provoquer un échauffement trop important des régulateurs.

3.2 Bus extension mémoire

Cette sortie de bus se fait également sous forme d'un "nez de carte" destiné à recevoir le connecteur d'extension RAM 16 K.

Le connecteur sera du même type que pour le bus standard, mais avec cette fois seulement 2×13 contacts (double face) au pas de 2,54 mm (connecteur SOCAPEX 254 DF13 AYV).

Aux différents contacts correspondent les entrées/sorties ci-dessous :

SORTIE EXTENSION MÉMOIRE TO7

Dessus A 13 1

Dessous B Vue de face

	A	В
1	+ 12V	+ 5V
2	ΑØ	D7
3	A1	D6
4	A2	D5
5	A3	D4
6	A4	D3
7	A5	D2
8	A6	D1
9	R/\overline{W}	DØ
10	CLOCK	ŌĒ
11	RAS	CAS
12	GND	GND
13	GND	- 5V

Dessus A

1	+12V	Alimentation + 12V du TO7
2	A_0/A_7	
3	A_{1}/A_{8} A_{5}/A_{12} A_{6}/A_{13}	Bits A _n -A ₆ /A ₇ -A ₁₃ du bus d'adresse multiplexé
7	A_5/A_{12}	
8	A_{6}/A_{13}	
9	R/\overline{W}	Signal de lecture/écriture en provenance du MPU 6809
10	CLOCK	Signal d'horloge 2MHz
11	RAS	Signal d'échantillonage d'adresse ligne RAM 4116
12	GND	Référence ØV du TO7
13	GND	Référence ØV du TO7

- L'alimentation + 12V peut fournir jusqu'à 700 mA (voir précédemment).
- Les 7 bits d'adresses A₆/A₆ proviennent des multiplexeurs 74LS157 destinés aux RAMS dynamiques de l'extension et permettent grâce au multiplexage par ligne et par colonne des 4116 de fournir les 2¹⁴ adresses soit 16384 bits/RAM.
- Le signal R/\overline{W} est le signal $\overline{RAMW} = R/\overline{W} + \overline{E\mu}$ bufferisé par une porte 74LS 24I. Il ne sera au niveau bas que si l'on est en mode écriture ET sur niveau bas de l'horloge E.
- Le signal CLOCK (2MHz) est totalement compatible TTLLS puisque pris sur la sortie Q du registre 74LS165.
- Le signal RAS sélectionnant les lignes des 4116 est pris en sortie d'une porte 74LS241

Dessous B

ı	+ 5 V	Alimentation +5V du TO7
2	D_7	
3	D_6	
		Bits D ₀ -D ₇ du bus de données
8	\mathbf{D}_1	
9	$\frac{D_{\emptyset}}{OE}$	
10	ŌĒ	Signal de déconnection des datas RAMS du bus de
		données si l'extension n'est pas adressée, ou en mode
		écriture
11	\overline{CAS}	Signal d'échantillonage colonne des 4116
12	GND	Référence OV du TO7
13	- 5V	Alimentation – 5V du TO7

— Les 8 bits de données sont reliés au bus interne via un circuit bidirectionnel 74L\$245. Il est nécessaire de prévoir dans l'extension un "latch" unidirectionnel 3 états 74L\$374 sélectionné par OE en mode lecture seulement des RAMS d'extension, donc dans la plage d'adresse \$8000-\$BFFF.

— Le signal $\overrightarrow{OE} = (8000-\overrightarrow{BFFF})_{16} + R/\overrightarrow{W}$ déconnectera via le latch "extension-mémoire" le bus de sortie des datas de l'extension du bus de données lorsque celle-ci n'est pas adressée (en dehors de 8000-BFFF) ou lorsque le 6809 envoie un ordre d'écriture.


Ce signal pris en sortie d'une porte OU de U15 (74LS32) est donc un signal de sortie TTL LS.

- Le signal $\overline{\text{CAS}}$ permet la validation de l'adressage en colonne des RAMS 4116. Ce signal est bufferisé par une porte 74LS241.
- L'alimentation + 5V peut fournir jusqu'à 3A.
- L'alimentation 5V peut fournir jusqu'à 90 mA. (voir précédemment).

3.3 Entrées/Sorties vers le magnétophone

La prise de connection au magnétophone est une prise standard 5 broches DIN. On peut donc éventuellement utiliser un prolongateur 5 broches MALE DIN/5 broches FEMELLE DIN.

Prise magnétophone P2




ı	Moteur K7	Commande le moteur du LEP
2	GND	Référence ØV du TO7
3	Audio K7	Lecture de la piste audio du LEP
4	Entrée K7	Lecture d'un programme enregistré sur le LEP
5	Sortie K7	Sortie d'un programme en RAM vers le LEP.

— La sortie I de commande du moteur K7 est reliée à la sortie CA2 du PIA 6821 système. Pour bien comprendre ce qui suit il faut avoir préalablement assimilé le fonctionnement du registre CRA d'un PIA 6821. Les bits CRA-4 et CRA-5 étant à 1.

- Si CRA3=Ø → CA2 est mis à zéro → MOTOR ON
- Si CRA3=1 → CA2 est mis à un → MOTOR OFF

Dans le LEP, l'entrée MOTEUR K7 commande un transistor BC547B via une résistance de 3,3 k Ω , dont l'effet est :

- S'il est bloqué, de ne pas agir sur l'alimentation du moteur.
- S'il est saturé, de couper l'alimentation du moteur.



— La borne 3 de la prise P2 est une entrée du TO7 qui lit la piste audio de la cassette et envoit ce signal vers la sortie son TV. Le signal audio K7 est amplifié dans le TO7 par le même montage à transistor amplifiant le signal AUDIO EXT disponible sur le bus standard (B-3). (Niveau ≈ 170 mV). Se reporter au schéma donné précédemment lors de l'étude de ce bus.

Gestion des E/S digitales (4 et 5)


• Étude hardware :

a) En sortie (5), le TO7 envoie sur la borne 5 de la prise magnétophone P2, les impulsions générées par soft sur la sortie CO (patte 19) du temporisateur 6846 (voir pages précédentes). Ces informations digitales sont codées en salve de fréquence :

- 5 périodes à 4.5 kHz pour le bit "0"
- 7 périodes à 6.3 kHz pour le bit "1"

Dans le LEP, ces informations digitales de niveau TTL sont envoyées sur la tête digitale d'enregistrement/lecture via un circuit R-C série $(12K\Omega-100nF)$.

Entrée digitale du LEP



b) En entrée (4), les informations en provenance du LEP sont envoyées dans le TO7, sur le bit 7 du PORT parallèle du 6846 (patte 28). Ce bit est initialisé en entrée.

Dans le LEP, les informations lues sur la piste digitale sont amplifiées, et démodulées afin de fournir des octets sérialisés à 900 Bauds asynchrones adaptés au TO7. Tant que le moteur est OFF, la sortie du LEP est à "1" (+5V).

• Étude Software

Le moniteur du TO7 contient un programme appelé "CONTROLEUR DE MINI CASSETTE" (K7CO\$) dont le point d'entrée est en \$E815.

Ce programme utilise un registre, K7.OPC, rangé en page 0 à l'adresse &H6029, et dont le contenu est un mot de code permettant les opérations : OPEN en LECTURE, OPEN en écriture, CLOSE, SAISIE d'un OCTET, ENVOI d'un OCTET, grâce aux paramètres ci-dessous :

K7.OPR = % 0000 0001 OPEN en LECTURE

K7.RDC = % 0000 0010 LIRE un OCTET

K7.OPW = % 0000 0100 OPEN en ECRITURE

K7.WRT = % 0000 1000 ECRIRE un OCTET

K7.CLS = % 0001 0000 CLOSE

Le registre d'état K7.STAT, rangé en &H602A, servira à indiquer le type d'opération réalisée ou la cause d'une erreur.

K7.NRD = % 1000 0000 LECTEUR pas PRET

En sortie, si le bit de carry C du registre CODE CONDITION est :

- à Ø → opération normale
- à 1 → erreur

Les autres registres utilisés sont :

- TCR SAV (&H6064) qui sauvegarde l'état courant du TIMER
- TCT SAV (&H6065) qui sauvegarde le compte courant du TIMER

La vitesse de transmission est de 900 hauds.

En lecture comme en écriture, les octets sont passés par B

Plusieurs appels successifs de ce sous-programme sont donc nécessaires aussi bien pour écrire sur le LEP que pour y lire des informations.

Exemple : Écriture d'un octet :

- 1. Ouverture en écriture :
- Mettre le code K7.OPW dans K7.OPC
- Appeler K7CO\$
- 2. Écriture de l'octet :
- Mettre le code K7.WRT dans K7.OPC
- Mettre l'octet dans B
- Appeler K7CO\$
- 3. Fermeture :
- Mettre le code K7.CLS dans K7.OPC
- Appeler K7CO\$

Lorsqu'on demande une ouverture en écriture :

- le moteur est alimenté (CRA3 du 6821 = Ø)
- une temporisation de 1 seconde est lancée pour stabiliser la bande
- on revient du S-P (RTS)

Lorsqu'on demande une ouverture en lecture :

- le moteur est alimenté
- on revient du sous-programme

Lorsqu'on demande un Close:

- une temporisation de 1/2s est lancée
- le moteur est OFF (CRA3 = 1)
- on revient du S.P.

On trouvera ci-dessous deux programmes objet permettant :

ACCC CTAR

— La sauvegarde d'un écran POINTS sur cassette, par lecture des adresses de la RAM POINTS, de \$4000 à \$5F40

COLL

\$4000

- La lecture d'un écran sur cassette avec restitution en RAM POINTS.

	6029 0004 0008 0010	ENDAD K70PC K70PW K7WRT K7CLS	EQU EQU EQU EQU EQU	\$4000 \$5F40 \$6029 4 8 \$10
	EB15 0004		EQU	\$E815 4
A000			DRG	\$A000
A000 34	56	DEBUT	PSHS	U,X,B,A
A002 86	04		LDA	#K70PW
A004 B7	6029		STA	K7OPC
A007 BD	E815		JSR	K7CO
A00A 86	08		LDA	#K7WRT
AOOC B7	6029		STA	KZOPC
AOOF CE	A034		LDU	#CODE
A012 E6	CO		LDB	, ⊔+
A014 C1	04		CMPB	#EOT
A016 27	05		BEQ	SUITE
A018 BD	E815		JSR	K7CO
A01B 20	F5		BRA	* -9
AO1D 8E	4000	SUITE	LDX	#STAD
A020 E6	80	BOUCLE		. X+
A022 BD	E815		JSR	K7C0
A025 8C	5F41		CMPX	#ENDAD+1
A028 26	F6		BNE	BOUCLE

	5F40 6029 0001 0002 0010	K70PR K7RDC		\$4000 \$5F40 \$6029 \$1 \$2 \$10 \$EB15
A000			ORG	\$ A 000
A000 34 A002 86 A004 B7 A007 BD A00A 86 A00C B7	56 01 6029 EB15 02 6029	DEBUT	PSHS LDA STA JSR LDA STA	U, X, B, A #K70PR K70PC K7CO #K7RDC K70PC
A015 E1 A017 26	A034 E815 C0 F6 45 F5	RECH	LDU JSR CMPB BNE CMPB BNE	#CODE K7CO .U+ RECH #\$45 *-9
A01D BE A020 BD A023 E7 A025 BC A028 26 A028 B6 A02C B7 A02F BD A032 35	4000 E815 B0 5F41 F6 10 6029 EB15 D6		LDX JSR STB CMPX BNE LDA STA JSR PULS	#STAD K7CO ,X+ #ENDAD+1 BOUCLE #K7CLS K7OPC K7CO U,X,B,A,PC
A034	43 4F 44 45	CODE	FCC	/CODE/
	0000		END	
00000 Tota	al Err	ors		

Dans chacun d'eux le mot "CODE" permet une synchronisation parfaite des deux opérations de sauvegarde et de relecture.

Pour avoir accès aux RAM points, il faut faire un POKE &HE7C3, PEEK (&HE7C3) OR I en BASIC, ou bien ajouter:


LDA PRC B6 E7 C3


ORA #I 8A ØI STA PRC B7 E7 C3 avant de faire EXEC&HA000


Les organigrammes ci-joints permettent d'analyser la procédure d'ouverture pour écrire (K7.OPW). Le sous-programme TIMER provoque le fonctionnement du 6846 en mode continu, la sortie TO fournissant un signal carré de fréquence 6.3 kHz.

Pour obtenir cette fréquence il faut charger le compteur avec la valeur 78(\$ 4E). La fréquence d'horloge étant E = IMHz, la sortie TO restera à l pendant 78μ s puis à \emptyset pendant 78μ s poit a \emptyset pendant 78μ s soit une période de 156μ s donc une fréquence de 6.3 kHz.

Organigramme du sous-programme "MOTEUR"







3.4 E/S vers Prise PERITEL

La Prise SCART du TO7 fournit les informations ci-dessous :

- Borne 20: Sortie Synchro mixte du TO7 0,8V/75Ω

- Borne 19 : Entrée Vidéo composite

- Borne 16 : Commutation rapide reliée au + Vcc dans le TO7

- Borne 11: VERT Niveau Ø,8 V/75Ω

— Borne 8 : Commutation lente reliée à 12 V à travers une résistance de limitation de 820Ω dans le TO7.


- Borne 7: BLEU Niveau Ø,8 V/75Ω

— Borne 6 : Son TV (voir schéma de l'amplificateur audio du TO7). Sortie par $C = 4.7 \mu F/10V$. Niveau $\approx 1V$

- Borne 15 : ROUGE Niveau Ø,8 V/75Ω

- Bornes 4, 5, 9, 13, 14, 17, 18: MASSE

Schéma prise SCART et connecteur J4



DESCRIPTION DES INTERCONNEXIONS

Formatiques géritrials —

— Tousi est entrés et sortues peuvent être samultanément en fonctionnement
— Tous les signaux d'entrec et de sortue sont définis et mesures conformement aux publications
— Tous les signaux d'entrec et de sortue sont définis et mesures conformement aux publications


	Conditions de mesure et observation	() pour un facteur de medulation de l'emeeur de 80 ° r (NA ou MF). (†) pour un facteur de modulation de l'emetteur de 30 ° g (NA OL MF).	(·) pour un facteur de medulation de l'emetreur de SP ne, VRD OU MFI. (·) pour un taxteur de medulation de l'emetreur de 30 % (MA ou MFI.	Umpedance de charge pour les mesures 10kB
	Numero du contact	e.	1	æ
 I ous les signate d'entrée et de sont de titus et mesurés conformement aux publications appropriées du CCIR et de la CEI. 	Valeur d'adaptation	Impedance ≤ 1M2 (2) Force electromornice tvaleur efficace) mommate 0,5V () mommate 0,2V () maximale 2V	Impedance s 1k0 Force électromotrue (saleur ethta.c) nommale 8,2V () maximale 2V	Impedance > 10k0 (2) Tenson (valeur elisace) nomnale 8,59 minmale 8,29 maxmale 2,5
 Tous les signaux d'entrée et de sortie son appropriées du CCIR et de la CEI. 	Designation du signal	Sorie "AUDIO" A (1): — monophone — streephone one gauche — vot independante A	Sorie "AL DIO" B (II: — voe droue stereophone — voe independane B	Entree "AUDIO" A 11) - monophone ver gauche - sterophone ver gauche - toe independante A

Désignation du signal	Valeur d'adaptation	Numéro de contact	Conditions de mesure et observation
voe independante B voe independante B	Impédance ≥ 1840 (2) Tenson (vateur efficace) mommale 6,3V minimale 6,2V maximale 2V		Impédance de charge pour les mesures : 1940.
Masse commune "AUDIO"		4	
Sorte "VIDEO"	Signal video composite: 3 dB) (3) difference entre le niveau du blanc. Tenson: 1V (tolérance z. 3 dB) (3) difference entre le niveau du bulanc. Impédance de change 75 d.4) Impédance de change 75 d.4) Ouand le signal appliqué a ce contact est unquement un vignal de synchromsation, us tension crête a crête est B,3V (-3 + 196B)	61	Video positive
Entre: "VIDEO"	Supal video composite: 3 (4B) (3) difference entre le niveau du blance entre niveau du blance entre de synchrotexie (4B) (4B) difference entre le niveau du blance entre de synchrotexie (4B) (4B) (4B) (4B) (4B) (4B) (4B) (4B)	59	Video positive
Masse "VIDEO"		-11	


Désignation de signal	Valeur d'adaptation	Numéro du contact	Conditions de mesure et observation
Componente ROUGE	Difference cante valeur crêtr en inveau de suppression - $\theta, 7V$ (toterance \pm 3.40s) (5) impédance de charge 150 l'impédance de charge 150 l'impédance de charge 150 l'ansion continue superposée comprise cante θV et $+2V$.	51	Сопроване рознус.
Masse ROUGE		13	
Composante VERT	Difference centre valeur crêce en inveau de suppression : 0,7V (tolerance + 348) (5) de charge 3.0. Tensson continue superposee comprise entre 0V et + 2V.	11	Composante positive.
Masse VERT		6	
Composant BLEU	Difference onto valeur crôte et inveau de suppression $\theta_i \mathcal{Y}V$ l'olerance θ_i . $\lambda \theta_B / \delta_i$. Impérance de charge Y / δ_i . Impérance de charge Y / δ_i . Transon comitue superposee comprise entre $\theta V / \delta_i + 2V$	۲	Сотрозане розние.
Masse BLEU		\$	
Selection de fonction (Commutation lente)	# 18 4 27 ttu logique "7to". + 18V à + 12V ttu logique "10" Capacit d'entre s. 2.18" Péritétrison Péritétrison Péritétrison	œ	Impedance de charge meure . 1640

Designation du signal	Valeur d'adaptation	Numero du contact	Mis au potentiel de reference
Suppresson ICommulation rapider	(b. 3 + 6.4V eral logique "teo" (6) - 1V a - 3V eral logique ".un" (6) Impedance de charge 550 II (7)	91	
Masse suppression		œ	
Bus de donnees pour l'intercommunication 🔪	Contact non utilise (utilisation future a Petudet	12	
Bus de donnees pour l'intercommunication 🔪 🗅	Confact non utilise futibation future a Perude)	16	
Masse commune des bus de donnes pour l'intercommunication		<u>1</u>	
Blindage de la fiche		1.7	Conditions de mesure et observation

Niveaux dans le signal composite et détails des signaux de synchronisations de ligne



a) Systémes NTSC en PAL



b) Système SECAM

3.5 Le clavier

Le clavier du TO7 est du type clavier à membrane souple, matriciel à 8 lignes et 8 colonnes.

On se reportera pour l'étude de son fonctionnemnet au chapitre 2.6.


4. Les interfaces

4.1 L'interface RS232/CENTRONICS

L'extension communication est encartable sur le bus standard du TO7. Les entrées/sorties vers les périphériques se font par un connecteur miniature type D 25 broches.

Cette extension permet la communication avec n'importe quel type de terminal, sous forme de liaison série ou parallèle. Le standard de communication série est conforme à la norme RS 232, et l'interface parallèle est de type CENTRONICS.

CONTROLEUR DE COMMUNICATIONS



- L'interface série RS 232 se compose de 7 lignes :
- Deux sorties (DSR et CD) figées à +12V sous 33θΩ.
- Deux sorties (RD et CTS) pouvant prendre les valeurs logiques
- \emptyset si $9V \le Vs \le 12V$ sous 300Ω 1 si $-12V \le Vs \le -8V$ sous 300Ω

le courant est limité à 10mA.

- Trois entrées (TD, RTS et DTR) qui transforment les tensions en valeurs logiques
- \emptyset si 1 25V \leq Ve \leq 3 \emptyset V

1 si - 30V < Ve≤1V

- L'interface parallèle se compose de 11 lignes :
- Neuf sorties TTL : STROBE et Data 1 à Data 8
- Deux entrée DTR au niveau logique (BUSY) et Acknowledge
- 0 si Ve < 1 V

1 si Ve > 1,25V


1. Étude des circuits

— Pour la comptabilité avec le standard RS 232 il a été nécessaire de fabriquer du -12V à partir des tensions existantes du TO7, c'est-à-dire le -5V et le +12V.

Un oscillateur a été réalisé à l'aide d'une porte inverseuse Trigger de Schmitt 74L514, d'une résistance R1 de 3300 et d'un condensateur C2 de 100nF. La porte bascule pour une tension typique sur front montant de 1,6V et possède un hystérésis de 0.8V. La fréquence des oscillations rectangulaires en sor-

tie voisinera les 33 kHz typiques.


Allmentation — 12 V interface RS 232




Ce signal rectangulaire attaque deux amplificateurs en opposition de phase, fonctionnant en mode saturé/bloqué et dont les sorties en court-circuit basculent entre +12V et -5V.

Le signal obtenu derrière $C5 = 4.7 \mu F/25V$ aura donc l'allure ci-dessous.

Allure de la tension au point A



Décodage d'adresse du 6821 RS 232



Le doubleur de tension réalisé par D1, D2 (1N4001) et C5, C6 (22μ F/16V) permet d'obtenir une tension négative d'environ 16V qui sera stabilisée à -12V par R9 (100Ω) et Dz (BZX12V).

Le décodage d'adresse est réalisé conformément au schéma ci-après et permet grâce au signal CSE (\$E000-\$EFFF) de sélectionner le PIA de \$E7E0 à \$E7E3.

On remarquera que les liaisons A] \leftrightarrow RSØ et AØ \leftrightarrow RSI permettent d'adresser ce PIA par mots de 16 bits puisque l'on trouve d'abord les 2 registres de direction DDRA, DDRB puis les deux registres de contrôle CRA et CRB.

2. Étude du logiciel de gestion

Le contrôleur de communication est un sous-programme du moniteur TO7 accessible à l'adresse \$E812.

Ce logiciel, appelé RSCO\$, travaille selon le même principe que K7CO\$. Il utilise en effet un registre d'état RS.STA (\$602C), et un mot de code RS.OPC d'adresse \$602B, dont la valeur permet de choisir l'une des opérations cidessous:

	/ RS.OPR	070	00000001	Ouverture en lecture/écriture
	[(RS232)
	RS.RDC	070	00000010	Lecture d'un octet
	RS.RDC RS.OPW	970	ØØØØØ1ØØ	Ouverture en écriture seule- ment (RS232)
RS,OPC	RS.WRC	970	00001000	Écriture un octet
	RS.CLS	970	00010000	Fermeture
	RS.CPY	970	00100000	Copie graphique d'écran
	RS.OPP	070	01000000	Ouverture en écriture
				parallèle
RS.STA	RS, NRD	970	10000000	Dispositif pas prêt

Mode série

- a) En ouverture, RD et CTS (PAØ et PA1 du 6821) sont positionnés à 1. Puis le TO7 teste DTR:
- Si DTR = 1 → le terminal n'est pas prêt
- Si DTR = Ø → le terminal est prêt

L'entrée DTR correspond au bit 6 du PORTA. Si ce bit est à 0 alors C (bit de carry) est mis à 0, sinon c'est mis à 1.

LDD STD	BLOCZ CRA2	Bloc de OO Acces aux DDR
1.00	#70000	00111111111
LDD	# A.00000	Bit7:TXDATA-INPUT
		Bit6:DTTRMN-INPUT
		Bit5:REQTS-INPUT
		Bit1:CLRTS-OUTPUT
		BitO:RXDATA-OUTPUT
		PORTB: OUTPUT
STD	PRA2	Ecrit dans PRA2
		et PRB2
במם	#%0000	010000111100
		CA2:inactif
		CA1:actif sur
		front descendant
		avec IRQ inhibee
		(RTS)
		CB2: OUTPUT a 1
		(STR) CB1:actif sur
		front descendant
		avec IRQ inhibee
		(ACKNOWLEDGE)
STD	CRA2	dans CRA2 et CRB2
LDA	PRB2	Test de l'existen
		du controleur: on
		lit PRB
COMA		
STA	PRB2	On reecrit dedans
		son complement
CMPA	PRB2	Et on verifie la
		reecriture
BNE:	BUSY	Si non conforme,
		controleur non present
	STD LDD STD LDD COMA STA CMPA	STD CRA2 LDD #%0000 STD PRA2 LDD #%0000 STD CRA2 LDD PRB2 COMA PRB2 CMPA PRB2

remet dans son

etat initial.

	LDA	#3	
	STA	PRA2	CLEAR TO SEND :
			masque et
			RXDATA=mark
DTTEST	LDA	PRA2	Bit6 de $A = DATA$
			TERMINAL READY
	EORA	RS.STA	Si RS>STA=RSOPP
			A(6) est inverse
	ANDA	#%001000	000
			On ne conserve
			que le bit 6.
	ADDA	#%11111	111
			C=1 si A<>O (Flag
			de BUSY) et C=0
			si A=O
	RTS		

b) Pour émettre un octet plusieurs vitesses sont possibles. La vitesse sélectionnée devra être placée dans le registre BAUDS (\$6044) selon le code suivant :

\$ 046A → vitesse de 110 Bauds : Durée 9090 (μs)
\$ 019B → vitesse de 300 Bauds : Durée 3333 (μs)
\$ 00CA → vitesse de 600 Bauds : Durée 1666 (μs)
\$ 0062 → vitesse de 1200 Bauds : Durée 833 (μs)
\$ 002E → vitesse de 2400 Bauds : Durée 416 (μs)
\$ 0015 → vitesse de 4800 Bauds : Durée 208 (μs)
\$ 0007 → vitesse de 9600 Bauds : Durée 104 (μs)

On peut également envoyer 7 ou 8 bits (sans parité) suivant le contenu du registre NOMBRE (\$6046):

Si NOMBRE:

% 100000000 → 8 bits

% Ø10000000 → 7 bits

L'octet à transmettre est placé dans l'accumulateur B avant l'appel de la routine :

Le moniteur commence par tester DTR :

- Si DTR = 1 → ERREUR
- Si DTR = \emptyset \rightarrow il envoie un START, les 7 ou 8 bits de l'octet puis deux STOPS sur la ligne RD

Puis il attend que DTR passe à 0 pour sortir.

c) A la réception d'un octet, les registres BAUDS et NOMBRE doivent être correctement positionnés.

Le moniteur teste alors DTR:

- Si DTR = 1 → ERREUR
- Si DTR = Ø → il teste RTS :
- Si RTS = 0, il positionne CTS à 0 et attend que TD passe à 0, après quoi il attend un 1/2 délai puis teste à nouveau TD :
- Si TD = 1 on recommence à attendre que TD passe à \emptyset .
- Si $TD = \emptyset$, on a alors bien un bit de START.

Il saisit alors les 7 ou 8 bits à chaque délai. Après avoir saisi le dernier bit, l'octet est placé dans B. CTS est remis à 1, on attend 1/2 délai et on attend que DTR passe à Ø pour sortir.

- Si RTS=1, le périphérique n'a rien à envoyer et on ressort quand DTR passe à Ø.

Mode parallèle

- a) En ouverture, le STROBE est mis à 1, puis le moniteur teste DTR :
- Si DTR = 1 → le terminal n'est pas prêt
- Si DTR = $\emptyset \rightarrow$ la ligne est ouverte

b) Pour émettre un octet, on teste DTR :

- Si DTR = 1 → ERREUR
- Si DTR = Ø → on envoie l'octet sur le PORTB, puis le STROBE est mis à Ø pendant 8µs avant de revenir à 1. (Action sur CRB2)

Le moniteur attend alors que DTR passe à 1 puis à nouveau à 0 pour sortir. Dans ce mode, l'octet à transmettre est également passé par l'accumulateur B.

· Copie graphique d'écran

Dans ce mode, le moniteur envoie en mode parallèle un premier octet contenu dans le registre GRCODE (\$6047) et qui est le code "BEL" - \$07. Puis sans tester DTR, il envoie les 8000 octets de l'écran à raison d'un caractère toutes les 75_{us} environ, ce qui permet de recopier l'écran sur imprimante thermique en 6s, environ.

• Copie d'écran avec l'imprimante PR 90-080

L'imprimante à impact tape des points par paquets de 8 points verticaux. Pour recopier l'écran, il faut donc le lire verticalement 8 lignes par lignes sur une largeur d'écran (40 colonnes) puis recommencer avec les 8 lignes suivantes, etc.

C'est ce que permet de faire le programme ci-joint qui illustre parfaitement l'utilisation en assembleur du programme moniteur RSCO\$.

†
Copie d'un egran complet sur
1':morimante PR 90-080
1
<pre>\$ CARRY = 0 Tout est DK. \$</pre>
CARRY = 1 Erreur, voir RE.STA
t t
Cinc sauts de ligne sont effectues -
a la fin de la copie de facon a
‡ tenir trois comies dans une page \$
‡ 12 **.
1
Taille = 145 octets
1

```
$E810
         5028 RSDPC FOUL
                           $602B
         0040 RSOPP EQU
                           $4C
         2008 RSWRC
                   FOIL
                           $08
         0010 RSCLS EQUI
                           $10
         5703 PRC
                    EQU
                           $E703
         0028 INTERL FRU
                           $28
         200A LE
                    EQU
                           $0A
         000F ST
                    FOIL
                           ¢0F
A000
                    365
                           $A000
A000 34
        36 SE1K0
                    PSHS
                           D. X. Y
A002 C6 40
                    ! DR
                           #RSDPP # Duverture en //
A004 57
         602B
                    STR
                           RSORE
A007 BD
        E812
                    JSR
                           RSCD
A00A 25
        77
                    BCS
                           SE 1KF
A00C 86 E703
                    LDA
                           PRC
ACCF BA
        01
                    DRA
                          #1
A011 B7
        E7C3
                    STA
                           PRC
                                  Select. mem. forme
A014 BE
        5F40
                           #ENDAD
                    LDX
A017 86 78
                    I DA
                           #3#INTERL
```

4000 STAD

EB12 RSCO

SE40 ENDAD EQUI

EQU


\$4000

\$5F40

A019 6F	80 SEIKI	CLR	, X+	Raz octets inutil.
A018 4A		DECA		
A010 26	FB	BNE	SEIK!	
401E C6	0 B	LDB	#RS#RC	
A020 F7	6028	STB	RSOPC	Ecrit. sur liaison
A023 BD	69	8SR	SE IK 10	Ecrit BS
A025 25	5C	BCS	SE I K	
A027 8E	4000	LDX	#STAD	Debut de l'ecran
A02A B6	28 SEIK2	LDA	#40	4ú colannes
A020 34	02	PSHS	Α	Compteur de Col.
A02E 34	10 SEIK3	PSHS	X	Sauv. pointeur
A030 B6	08	LDA	#8	8 bits par octet
A032 34	02	PSHS	A	Compt. gen. decalg
A034 C6	40 SEIK4	LDB	#\$40	Bit dams CY->Stop
A036 A6	E4 SEIKS	LDA	.\$	Recuo comote decal
A03B 34	02	PSHS	A	compt decal 1 oct.
AO3A A6	84	LDA	, X	Recup actet concer
				*
A03E 44	SE IKA	LSRA		Le decaler
A03D 6A	E4	DEC	,s	Un decai en soins
A03F 26	FB	BNE	SEIKA	Pas fini", contin.
A041 32	61	LEAS	1.5	Resto de S
A043 30	88 28	LEAX	INTERL	.X Descendre 1 ligne
A046 56		RORP		Recup bit select.
A047 24	ED	BCC	SEIK5	Pas encore fini
A049 56		RDRE		Bit de gauche a :
AO4A BD	42	BSR	SE IK10	-
A04C 24	04	BCC	SE IK7	
A04E 32	64	LEAS	4,5	On remet dans S
A050 20	31	BRA	SEIK?	Erreur
HUJU 20	31	DIVIN	OC IN !	Circu
A052 30	99 FEEB SET	TK7 154	AY -711	NTERL, X X au debut
A056 6A	E4	DEC	~,s ′•	Decr compt gen des
A05B 26	DA	BNE	SEIK4	On continue
A05A 32	61	LEAS	1.5	Resto de S
A05C 35	10	PULS	X	Recup du debut
A05E 30		LEAX	î.x	Avancer sur octet
WOPO PW	01	DEC	.S	Decr compt colonne
	E4 CA	BNE	SE IK3	
A062 26				Resto de S
A064 32	61	LEAS	1,5	usaro om o
A066 C6	OA	LDB	#LF	A
A068 BD	24	98R	SEIK10	Avancer d'1 ligne
A06A 25	17	BCS	SEIK9	HTCD: V
A06C 30	89 00F0	LE	ai 91	NTERL, X

A070 8C	5F40	CMPX	#ENDAD Fini ?
A073 25	85	BLD.	SEIK2 Non
A075 CC	070A	LDD	#7\$256+LF Cadrage
A078 BD	14 SEIKB	BSR	SEIK10
A07A 25	07	BCS	SE IK9
A07C 4A		DECA	
A07D 26	F9	BNE	SEIK8 Pas encore fin:
A07F C6	0F	LDÐ	#SI Mode caractere
A081 8D	02	BSR	SE IK10
A083 34	OI SEIK?	PSHS	CC Sauver 1'etat CY
A085 C6	10	LDB	#RSCLS
A087 F7	602B	STB	RSOPC
AOBA BD	02	esr	SEIK10 On ferme
A08C 35	B 7	PULS	CC.D.X.Y.PC Retour
AOSE 7E	E812 SEIK10	JNP	RSCC
A091 39		RTS	
,,			
	9000	END	
		-110	

00000 Total Errors



4.2 L'interface MUSIQUE et JEUX

Cette interface qui utilise un PIA 6821 est logée aux adresses suivantes :

&H E7CC pour le PORTA (et le DDRA)

&H E7CD pour le PORTB (et le DDRB)


&H E7CE pour le CRA

&H E7CF pour le CRB

Cette interface a un double rôle :

1. Gérer les deux manettes de jeux (JOYSTICKS) branchées sur les connecteurs 6 broches dont le schéma est donné ci-dessous :

Connection aux manettes



C'est le rôle du PORTA et des bits B₆ et B₇ tous programmés en entrées, que de permettre cette gestion, ainsi que des deux entrées d'interruption CA, et CA2.

2. Synthétiser des sons à l'aide d'un convertisseur numérique/analogique (CNA) réalisé avec les 6 bits restants du PORTB, de Ba à Bs, programmés en sorties et bufferisés, et d'un circuit de conversion du type R/2R dont la sortie filtrée est reliée à la ligne SON du connecteur standard.


Le niveau de tension maximum sur cette sortie est de 450 mV.

Attention: A la mise sous tension les deux PORTS du PlA sont programmés en ENTREES, il faut donc commencer tout programme par l'initialisation en SORTIE des bits Ba à B5 du PORTB.

Soit par exemple en assembleur :

CLR \$E7CF Mise à Ø du CRB2 → DDRB LDD #\$3FØ4 STA \$E7CD B, à B, en SORTIES STA \$E7CD Mise à 1 du CRB2 → PORTB 116

CNA



1. Principe de fonctionnement des manettes

A l'intérieur de chaque manette sont placés 4 interrupteurs de position, plus 1 interrupteur de commande.

Au repos tous ces interrupteurs sont ouverts et les entrées sont donc au "1" logique,

Si un interrupteur est actionné, il se ferme et l'entrée correspondante passe alors au "0" logique, car l'interrupteur est relié à la masse (borne 1).

Les 4 bits d'une manette (par exemple la manette 0) fournissent donc les codes suivants:

BASIC	A_3	A_2	A_1	A_{\emptyset}	POSITION
Ø	1	1	1	1	REPOS
1	1	1	1	Ø	AVANT
5	1	1	Ø	1	ARRIÈRE
3	Ø	1	1	1	DROITE
7	1	Ø	1	1	GAUCHE
2	Ø	1	1	Ø	AVANT & DROITE
8	1	Ø	1	Ø	AVANT & GAUCHE
4	Ø	1	Ø	1	ARRIÈRE & DROITE
6	1	Ø	Ø	1	ARRIÈRE & GAUCHE

Pour le BASIC, les positions de la manette sont codées de Ø à 8, Ø correspond à l'état neutre (repos), les valeurs de l à 8 correspondent aux positions NORD, NORD-EST, EST, etc. c'est-à-dire à la rotation dans le sens horaire (voir fig. 3).

Code BASIC d'une manette jeu



De la même façon, si l'interrupteur de commande de la manette 0 n'est pas actionné alors l'entrée bit 6 du PORTB est à 1, sinon ce bit passe à 0. Le programme moniteur JOYS\$ implanté en &HE827 a pour objet de fournir (par l'accumulateur B) le code BASIC de la position de la manette dont le numéro lui aura été passé (par l'accumulateur A), ainsi que l'état du bouton de commande (par le bit de CARRY du CCR).

Le bouton de commande est codé comme suit :

Si $C = \emptyset \rightarrow la$ gachette est au repos.

Si C=1 → la gachette est enfoncée.

On peut éventuellement faire fonctionner la gachette en mode interruption puisque B6 et CA1 d'une part et, B7 et CA2, d'autre part sont reliés. Dans ce cas le logiciel doit être créé par l'utilisateur.


2. Principe de fonctionnement du convertisseur

Calcul de l'influence d'un bit

Supposons que seul le bit B5 soit à 1, et appelons $V_{\rm M}$ la tension en sortie du buffer correspondant.

Dans ce cas le schéma équivalent du convertisseur est le suivant :

BIT 5="1" et autres BIT à "0"



Dans ce cas la tension sur la sortie SON n'est que de \emptyset , \emptyset 45. V_M . On peut calculer de la même façon la tension en sortie si seul le bit B4 est à "1" \rightarrow SON = \emptyset , \emptyset 23. V_M soit la moitié de la tension créée par B5.

On voit donc que la tension sur la sortie SON est proportionnelle au poids du BIT à "1".

Si plusieurs BIT sont à "1" simultanément, la tension SON sera égale à la somme des tensions propres à chaque bit. Exemple, si B5 et B4 sont seuls à 1, la tension SON vaudra $(\theta, 045 + \theta, 023)$. $V_M = \theta, 068 V_M$.


La tension maximum en sortie sera donc d'environ Ø,09V_M soit 450mV puisque V_M est au maximum égale à 5 Volts.

Méthode de synthèse d'un son

a) Echantillonnage


Soit le son pur sinusoïdal ci-dessous :

Signai réel



Échantillonner ce signal consiste à mesurer des "échantillons" de tension à des intervalles de temps égaux (période d'échantillonnage). Si l'on échantillonne avec une période T_r = T/12 le signal échantillonné est alors le suivant :


Signal échantilloné



b) Échantillonnage-blocage

Si on maintient la valeur de la tension échantillonnée entre deux prises d'échantillon, on bloque l'échantillon, et le signal correspondant a alors l'allure suivante:

Signal échantilionné bicqué



c) Synthèse

Si l'on veut "fabriquer" un signal approché du signal réel de la figure 5, il suffit de ranger dans une table binaire (6 bits dans le cas présent) des mots dont la valeur est proportionnelle aux échantillons.

Puis avec une fréquence fe = 1/Te, on envoie ces mots binaires dans le convertisseur N/A qui fabrique alors une tension SON proportionnelle aux échantillors successifs.

Entre deux échantillons, le précédent est maintenu en sortie et même légèrement intégré.


On reconstituera d'autant mieux un son que le nombre d'échantillons sera grand.

On peut faire varier la fréquence d'un son en augmentant ou en diminuant l'intervalle de temps séparant deux échantillons.

Logiciel de synthèse

Le logiciel de synthèse d'un son suivra l'ordinogramme ci-dessous.

SYNTHÈSE D'UN SON



```
La partie de calcul peut éventuellement être réalisée en BASIC (voir pro-
                                                            430 DATA &H2D.&HEE
gramme ci-joint), mais pour plus de souplesse il est conseillé de réaliser la par-
                                                            440 DATA &H1F, &H10
tie de synthèse proprement dite en assembleur (voir programme ci-joint).
                                                            450 DATA &HB3, &HA0, &H54
10 *
             ****************
                                                            460 DATA &H1F.&H01
20 *
                                                            470 DATA &H7F, &HE7, &HC9
30 *
             * PROGRAMME DE SYNTHESE *
                                                            480 DATA &HB6, &HE7, &HC8
40 '
             *
                     SONORE
                                                            490 DATA &H81.&HFF
                                      *
50 *
                                                            500 DATA &H24,&HDA
60 *
             **************
                                                            510 DATA &HIC. &HEF
70 -
                                                            520 DATA &H35, &HFE
80 '
                                                            530 "
                                                            540 '----CALCUL DES ECHANTILLONS---
90 7
100 '----INITIALISATION-----
                                                            550 °
110 7
                                                            560 CONSOLE15.24:CLS:LOCATE0,15,0
                                                            570 INPUT"NB D'ECHANTILLONS (255 MAX) :
120 SCREEN2, 4, 4: CONSOLEO, 24: CLS
122 LOCATEO.O.O:PRINT"** SYNTHESE D'UN
                                                            ".NE
                                                            580 INPUT"TEMPORISATION (de 0 a 255) : "
SON SINUSCIDAL **"
                                                            ,TE
130 CLEAR, &H9FFF
                                                            590 INPUT "PAS DE PRELEVEMENT : ", PAS
140 DIM ECH(255)
                                                            600 PRINT: PRINT: COLOR1: ATTRB1, 1: PRINT"SI
150 °
                                                            LENCE, JE CALCULE": COLOR2: ATTRBO. 0
160 '----INIT. DU PIA----
                                                                                    'Duree de Tempo
170 2
                                                            610 POKE &HA050.TE
                                                            620 POKE &HA051.PAS 'Pas d'echantill
180 POKE &HE7CF.O
                      'Acces a DDRB
                                                            630 POKE &HA052.&HB0 'Debut de la tabl
190 POKE &HE7CD. &H3F 'BO a B5 en SORTIE
                                                            640 POKE &HA053.&HOO 'd'echantillonage
200 POKE &HE7CF, &H04 'Acces au PORTB
                                                                                             'Nombre
210 2
                                                             650 POKE &HA054.NE @ 256
                                                             660 POKE &HA055, NE MOD 256
                                                                                             'd'echant
220 '----ROUTINE ASSEMBLEUR-----
                                                             670 CONSOLE2,12:CLS:LOCATE0,2,0
230 *
                                                             680 LINE(0,16)-(0,100),6
240 FOR I=0 TO 57
                                                             690 LINE(0,100)-(320,100),6
250 READ D
                                                             692 LOCATE1, 2: PRINT "Vs": LOCATE39, 11: PRIN
260 POKE &HA000+1.D
270 NEXTI
                                                             T"t";
280 '
                                                             700 W=6.28
290 DATA &H34,&H7E
                                                             710 FOR I=0 TO NE-1
                                                             720 ECH(I)~31+31*SIN(W*I/NE)
300 DATA &H1A.&H10
                                                             730 POKE &HB000+I,ECH(I)
310 DATA &HFC, &HAO, &H52
                                                             740 NEXTI
320 DATA &HF3.&HA0.&H54
330 DATA &HFD. &HAO, &H56
                                                             750 FOR I=0 TO NE-1 STEP PAS
340 DATA &HBE, &HAO, &H52
                                                             760 FOR J=0 TO PA8-1
                                                             770 PSET(I+J, 100-ECH(I))
350 DATA &HF6, &HA0, &H51
                                                             780 NEXTJ.I
360 DATA &H30.&H85
370 DATA &HA6, &HB4
                                                             790 '
                                                             800 '----SYNTHESE D'UN SON-----
380 DATA &HB7.&HE7.&HCD
390 DATA &HB6, &HA0, &H50
                                                             810 '
                                                             820 EXEC &HA000
400 DATA &H4A
                                                             830 FORN=1T0100: NEXTN
410 DATA &H26.&HFD
420 DATA &HBC,&HAO,&H56
                                                             840 GOTO 560
                                                             850 END
122
```

123

1
ROUTINE D'ENVOI DES ECHANTILLONS :
t
DANS LE PORTE DU PIA
1
1
\$ ENTREES :
1
<pre>\$ \$AC50 = Duree de la temporisation :</pre>
\$ \$A051 = Pas d'echantillonage
•
\$ \$A052 = Debut de la table
<pre>\$ \$A054 = Nombre d'echantillons</pre>
1
1
1 SORTIES:
1
<pre>\$ \$A056 = Fin de la table</pre>
1
1
1 PORTO en \$E7CD
1
CLAVIER en \$E7C8 et \$E7C9
1
1

E7CD	PORTB2	EQU	\$E7CD
E7CB	PORTAI	EQU	\$E708
E709	PORTB1	EQU	\$E709

A000		DRG	\$A000
A000 34	7E	PSHS	U.Y.X.DP.E.A
A0 02 1A	10	DRCC	. , , , .
	• -		#\$10
A004 FC	A052	LOD	\$A05Z
A007 F3	A054	ADDD	\$A054
AOOA FD	A056	STD	\$A056
ACCID BE	A052	LDX	\$A052
A010 F6	A051 BOUCO	LDB	\$A05:
A013 30	85 BOUC1	LEAX	В, Х
A015 A6	84	LDA	, y
A017 B7	E7CD	STA	PDRT82
A01A B6	A050	LDA	\$A050
124			

A01D 4A A01E 26 A020 BC A023 2D A025 1F	BOUC2 FD A056 EE 10	DECA BNE CMPX BLT TFR	BOUCT \$A056 BOUC: X,D
A027 B3 A02A 7F A02D B6 A030 B1 A032 24 A034 1C A036 35	A054 E7C9 E7C8 FF DC EF FE	SUBD CLR LDA CMPA BHS ANDCC PULS	\$A054 PORTB1 PORTA1 CLAVIER #\$FF BOUCC #\$EF A, B, DP, Y, U, PC
	0000	END	

00000 Total Errors

C'est ce programme assembleur qui est rentré en \$A000 à l'aide de l'instruction POKE &HA000+I, D et appelé ensuite par EXEC &HA000. Pour générer d'autres types de sons il suffit de changer ligne 720 la formule de calcul des échantillons.

4.3 Le MODEM

L'extension TELETEL (\$E7E8, \$E7FF) contient un MODEM et un interface de raccordement direct à la ligne conformes aux normes (PTT et V23) appliquées pour le terminal annuaire et le terminal VEL17Y.

Modem pour TO7

Ce modem s'interface d'un côté au bus interne du micro-ordinateur et de l'autre à la ligne du réseau téléphonique commuté.

Il transmet les informations binaires provenant du terminal en mode synchrone et fonctionne en modulation par déplacement de fréquence. Selon l'application, la transmission s'effectue:

- en 75/1200 bits/s duplex intégral dans le cas d'une liaison avec une banque de données;
- en 1200/1200 bits/s alternat pour liaison entre ordinateurs.

Ce modem est conforme aux recommandations de l'avis V23 du CCITT.

	Fonctionnement 75/12 80	Fonctionnement 12 89
Débit d'information	1200 bits/s rec 75 bits/s em	1200 bits/s
Rapidité de modulation	1200 bauds rec/ 75 bauds em	1200 bauds
Mode de transmission	asynchrone	asynchrone
Type de modulation	déplacement de fréquence	déplacement de fréquence
Procédure de transmission Liaison à la voie de transmission :	duplex intégral	alternat
• Support de transmission	RC	RC
 Impédance aux accès 	600Ω symétrique	600Ω symétrique
 Niveau émission 	- 2 et - 10 dBm	- 2 et - 10 dBm
 Niveau réception 	Ø à −43 dBm	Ø à −43 dBm
 Régulation du courant 		
continu de ligne	automatique	automatique
Alimentation	$-5V \pm 12V$	$+5V/ \pm 12V$
Consommation	< 1,5W	< 1.5W
Température fonctionne-		
ment	5 °C à + 45 °C	5° C à +45 °C
Température stockage	-40 °C à + 70 °C	-40 °C à +70 °C
Humidité relative	≤ 80 %	≤ 8Ø %
Dimensions :		
$H \times L \times P(mm)$	$70 \times 70 \times 50$	$70 \times 70 \times 50$

Elle permet la consultation des banques de données en se branchant simplement sur la prise téléphone, et en utilisant la ROM contenant le logiciel de gestion de l'extension.

Le fonctionnement à 1200 bauds en half duplex permet la communication entre deux TO7 via la ligne PTT commutée ou entre un TO7 et un ordinateur ayant son propre protocole à condition de développer le logiciel de gestion approprié.

Ce modem contient un relais qui permet de basculer la ligne entre le poste et le TO7 ainsi qu'un circuit d'interface asynchrone ACIA 6850 de Motorola.

5. Le moniteur

5.1 Map Mémoire du T9000 et du TO7 Modèle 1

Map Mémoire dn TO7 modèle 1

ADRESSE (HEX)

9000-3FFF CARTOUCHE ROM ENFICHABLE 16K
MEMOIRE D'ECRAN 8K
6000-60FF
6100-7FFF
8000-BFFF
8000-BFFF
6000-E7BF
1,9K POUR FLOPPY
E7C0-E7C7
P1A 6846 SYSTEME
E7CC-E7CF
P1A 6821 SYSTEME
E7C0-E7CF
E7D0-E7DF
CONTROLEUR DE MINI-FLOPPY
E7E0-E7E3
P1A 6821 RS-232 ET INTERFACE PARALLELE

REVISION - 03/01/83

E7E4-E7FF TELETEL

Map mémoire du TO7 modèle 2

F800-FFFF MONITFUR SYSTEME 6K

ADRESSE (HEX)

00000-3FFF CARTOUCHE ROM ENFICHABLE 16K 4000-5FFF MEMOIRE D'ECRAN 8K 6000-60FF PAGE 0 6100-9FFF MEMOIRE UTILISATEUR 16K AMM-DFFF EXTENSION MEMOIRE 16K PAGINABLE E000-E7BF 1.9K POUR FLOPPY E7CØ-E7C7 PIA 6846 SYSTEME E7C8-E7CB PIA 6821 SYSTEME E7CC-E7CF PIA 6821 EXTENSION JEU E7DØ-E7DF CONTROLEUR DE MINI-FLOPPY E7E0-E7E3 PIA 6821 RS-232 ET INTERFACE PARALLELE E7E4-E7FF LOGIC GATE ARRAY E7E8-E7FF TELETEL 6850 ACIA E800-FFFF MONITEUR SYSTEME 6K

REVISION: 15/07/83

5.2 Page zéro du moniteur système du T9000

5.2 Page	zéro du n	noniteur système du T9000	\$6048		PRIMITIVES DE DISQUE MOT DE COMMANDE : code instruction utilisé par
Adresse	Identificateur	Commentaires		,	DKCONT pour appeler une commande paramétrée par
Auresse	Identificated				les registres qui suivent
\$6000	TERMIN,25	Table des terminateurs de lignes	\$6049	DK,DRV,1	N° du disque sélecté
\$6019	STATUS,1	BIT7 = SEMIGRAPH, BIT6 = ROLLUP RAPIDE,	\$604A	DK.TRK,2	N° de piste
•		BIT5 = INTERRUPT TIMER USER, BIT3 =	\$6 04 C	DK.SEC,1	N° de secteur
		CU.USER, $BIT2 = CURSEUR$, $BIT1 = INCRE$	\$604D		Nombre de secteurs en accès multiple
		MENT CLAVIER, BITØ = TOUCHE DEJA LUE	\$6Ø4E	DK.STA,1	MOT D'ETAT : contient le code d'erreur signalé par
\$601A	TABP,1	Forme avec RANG un pointeur courant de 16 bits			C = 1 en sortie de DKCONT
		dans la table des terminateurs de lignes	\$604F	DK.BUF,2	I/O BUFFER POINTER
\$6Ø1B	RANG, 1				
\$601C	TOPTAB,1	Forme avec TOPRAN un pointeur de 16 bits sur le			ISTRES COURANTS DE PISTE
		sommet logique de la table des terminateurs	\$6Ø51		Position courante de la tête sur le drive 0
\$601D	TOPRAN, l		\$6053		Position courante de la tele sur le drive l
\$601E	BOTTAB, I		\$6055		Position courante de la tête sur le drive 2
		logique de la table des terminateurs	\$6Ø57	TRACK3,2	Position courante de la tête sur le drive 3
\$601F	BOTRAN,1	Dernière rangée de la fenêtre			A SUMBER BERGERBER
\$6020	COLN,1			anouser 4	AUTRES REGISTRES
\$6021	1RQTP,2	Pointeur 1RQ utilisateur	\$6Ø59	SEQUCE,1	Ø = NORAML, 2 = ESCAPE, 4 = UNSEP, 6 =
\$6023	FlRQTP,2	Pointeur F1RQ utilisateur	0.00.	conner a	DEVCO2, 8 = DEVCO3
\$6025	CC1PT,2	Pointeur INTERRUPT sur CCI	\$6Ø5A	SCRPT,2	Pointeur d'écran
\$6027	TIMEPT,2	Pointeur INTERRUPT TIMER UTILISATEUR	\$605C		Double de COLOUR
\$6029	K7.OPC,1	Mot de code de l'opération cassette désirée	\$6Ø5D	ASCI1,1	Dernier caractère
\$602A	K7.STA, l	Status courant du contrôleur cassette	\$605E	KEY,1	Touche clavier
\$602B	RS.OPC,1	Mot de code pour la liaison RS-232	\$605F		REPEATS du clavier
\$602C	RS.STA,1	Status courant de la liaison RS-232	\$6060 \$6062	STADR,2	1er octet définissant l'origine de la fenêtre Dernier octet définissant la fin de la fenêtre
\$602D	USERAF,2	Pointeur sur le générateur de caractère usager			
\$6Ø2F	SW1,2	Pointeur SWI	\$6064 \$6065	TCRSAV,1	Sauvegarde de l'ETAT courant du timer Sauvegarde du COMPTE courant du timer
\$6031	темро,2	Tempo général de l'interpréteur musical	\$6Ø67	BAUD,1	Paramètre de vitesse de transmission cassette
\$6033	DUREE,2	Durée	\$6Ø68	SAVTR,2	Sauvegarde des attributs courants d'écran
\$6035	TIMBRE, I		\$606A	US1,1	ler caractère des séquences UNIT SEPARATOR
\$6036	OCTAVE,2		\$606B	COMPT,I	
\$6038	FORME, l	Couleur du Pl.OT et du DRAW (- 8 à +7)	\$606C	TEMP,2	Registre temporaire
\$6039	ATRANG, 1	BIT7 - SCRFUL, BIT2 = LARGEUR, BIT1 =	\$606E	SAVEST,2	
		HAUTEUR	\$6070		FLAG ACCENT 2 = affich, accent; 1 = saut des
\$6Ø3A	ATRSCR,1	BIT7 = FOND, BIT6 = FORME, BIT2 = LAR-	\$(#D/1D	ACCENT,	2 octets; 3 = cédille
		GEUR, BIT1 = HAUTEUR			2 octers, 5 = counte
\$6Ø3B	COLOUR,I	X.X.B.V.R.B.V.R	Adresse	ldentificateur	Commentaires
\$603C		Flag de mode Teletel et PR.STA, BIT7 = MODE PAGE, BIT6 = ECHO	\$6071	SS2GET,1	Commentants
\$6Ø3D	PLOTX,2	Dernier plot	\$6072	SS3GET,1	
\$6Ø3F	PLOTY,2	Dernier plot	\$6073	ABCMP,2	Commence de la consta STOR
\$6041		Caractères ASCII utilisés pour PSET, LINE et BOX "CH"		•	Compteur de la touche STOP pour avorter une lecture cassette
\$6042	CURSFL,1	Flag de mouvement curseur indiquant que l'on ne posc	\$6075	EFCMPT,1	
		pas de liens de ligne dans la table des terminateurs	\$6076	BLOCZ,2	Bloc de deux Ø pour initialiser les registres 16 bits
\$6043	COPCHR,	Flag indiquant que BACKSPACE et HORIZONTAL	\$6078	SCROLS,1	
		TABULATION copient le caractère courant	\$6079	CHXI,2	Table des choix effectués au "menu": 1er choix
\$6044	BAUDS,2	Paramètre de vitesse de la liaison RS232	\$607B \$607D	CHRX2,2 CHRX3,2	Table des choix effectués au "menu": 2º choix
\$6046	NOMBRE,	Nombre de bits de transmission RS232 : 1 ou 2	\$607F		Table des choix effectués au "menu" : 3º choix Flag indiquant une entrée en mode "RUN"
\$6047	GRCODE,	1 Code déclenchant le mode graphique de l'imprimante	JOU/F	KUNTLU,1	riag intriduant une chitee en mode KUN

\$6080	DKFLG,1	Flag indiquant la présence du contrôleur de disque
\$6081	STKEND,80	Profondeur de la pile système
\$60D0	STACK,*-1	Sommet de la pile
\$6ØD1	APPLIC,1	Checksum de l'application en cours
\$60D2	DECALG,1	Décalage du light-pen
\$6ØD3	LPBUFF,16	Buffer de saisie du light-pen
\$6ØE3	NBPST,1	Nombre de pistes par face disque
\$60E4	CPTSCT,1	Compteur de secteurs
\$60E5	DTAB1,3	Zone de travail
\$60E8	FTAB1,1	Fin de zone de travail DTAB1
\$6ØE9	TAB2,2	ADRESS MARK CLOCKES \$F5 \$FE
\$6ØEB	DTAB2,12	Zone de travail
\$6ØF7	FTAB2,0	Fin de zone de travail DTAB2

5.3 Les adresses d'entrée-sortie

Adresses de l'écran

STAD	EQU	\$4000
ENDAD	EQU	STAD + \$1F40
CURSOR	EQU	STAD+\$118 ORIGINE DE LA PREMIERE
		RANGEE
TELCUR	EQU	STAD + \$258 ORIGINE DE LA DEUXIEME
		RANGEE
ORGROL	EQU	STAD+\$140 ORIGINE DU ROLLUP
ORGDBL	EQU	STAD + \$280 ORIGINE DU ROLLUP DOU-
		BLE HAUTEUR
DERCUR	EQU	STAD+\$F18 CURSEUR SUR LA DERNIÈRE
		LIGNE
DIRECT	EQU	\$60 ADRESSE DE LA PAOE 0
	SETDP	DIRECT
INTERL	EOU	\$28 SAUT INTERLIONE

Modifications TO7 Modèle 1

Adresse	Identificateur	Commentaires
\$6019	STATUS,1	BIT3 = Flag interrupt clavier
		BlT1 supprimé sur le TO7
\$6025	NMIPT.Z	Pointeur NM1 utilisateur
\$6067	LATCLV,I	Latence clavier programmable
\$6073	BUZZ,1	Flag de buzzer : $\emptyset = ON 1 = OFF$
\$6ØD2	DECALG, 1	Décalage du light-pen : Il fonctionne en octets sur le
		T9000 et en points sur le TO7 modèle 1
\$6ØD3	LPBUFF,24	Buffer de saisie du light-pen : 24 octets sur le TO7
		modèle 1 au lieu de 16 sur le T9000
\$60FE	TSTRST,2	Test du Reset

Adresses d'entrée/sorties

6846			
CSR	EQU	\$E7C0	COMPOSITE STATUS REGISTER
CRC	EQU	CSR + 1	REGISTRE DE CONTRÔLE DU PORT C CCl (input) est libre (1RQ externe sur T9600) CC2 (output) son CT0 (output) Ecriture sur la K7
DDRC	EQU	CSR + 2	REGISTRE DE DIRECTION DU PORT C
PRC	EQU	CSR+3	REGISTRE DE DONNEES DU PORT C PØ (output) Forme P1 (input) Interrupteur crayon optique P2 (output) 1/2 teinte du tour : Ø = pastel, 1 = sature. Sur le T9000, c'était la commande de page cou-

Modifications TO7 Modèle 2 (TO7-70)

							leur (desactivée)	
Α	Adresse	ldentificateur	Commentaires				P3 (output) 1 ed clavier	
							P4 (output) Rouge tour	
	\$6038	FORME,1	Couleur du PLOT et du DRAW, [-8,7] normal [8,15]				P5 (output) Vert tour	
			pastel				P6 (output) Bleu tour	
	\$603B	COLOUR,1	1/2 teinte fond. 1/2 teinte forme. B.V.R.B.V.R.				P7 (input) Lecture K7	
	\$6081	STKEND,76	Profondeur de la pile système	TCR	EQU	CSR + 5	TIMER CONTROL REGISTER	
9	\$60CD	PTCLAV,2	Pointeur décodage clavier	TMSB	EQU	CSR + 6	TIMER M.S.B.	
- 1	\$60CF	PTOENE,2	Pointeur générateur de caractère	TLSB	EQU	CSR + 7	TIMER L.S.B.	

6821 SYSTEME				6821 RS-232 ET	INTERFA	CE PARALLELE	CENTRONICS
PRA	EQU	\$E7C8	REGISTRE DE DONNEES DU PORT A PAØ-7 (input) Lecture matrice clavier	PRA2	EQU	\$E7E0	REGISTRE DI A2 PAØ (output) F PAI (output) C
PRB	EQU	PRA + 1	REGISTRE DE DONNEES DU PORT B P80-7 (output) Ecriture matrice				PA5 (input) Re PA6 (input) De PA7 (input) Ti
CRA	EQU	PRA + 2	clavier REGISTRE DE CONTROLE DU PORT A CAI (input) L'ecture de	PRB2	EQU	PRA2 + 1	REGISTRE DI B2 PBØ-7 (output)
			INITRAME CA2 (output) Commande moteur	TES.SRC			
CRB	EQU	PRA + 3	K7 REGISTRE DE CONTROLE DU PORT B	CRA2	EQU	PRA2 + 2	REGISTRE DI PORT A2 CA1 (input) Re
			CB1 (output) Commande de OUT- PUT ENABLE sur T9000 et TO7 modele 1, commande d'incrusta- tion sur modele 2 : 0=mode incruste, 1=mode normal	CRB2	EQU	PRA2 + 3	REGISTRE DI PORT B2 CB1 (input) Ac CB2 (output) S
			(positionné à 1 par defaut comme pour OUTPUT ENABLE).	Modification	ns TO7 N	Modèle 1	
				Circuit 6846:			
821 JEUX	FOU	\$E7CC	REGISTRE DONNEES PORT AI	\$E7C1	CRC	Registre de contr CC1 (input) est li	
PRAI	EQU	\$E/CC	PAØ-7 (input) Lecture directions joysticks: Ø Nordø, 1 Sudø, 2	Modification	ns TO7 N	Modèle 2 (TO7	-70)
			Westo0, 3 Esto0, 4 Nord1, 5 Sud1, 6 West1, 7 Est1	Circuit 6821 sy	stème		
PRB1	EQU	PRA1 + 1	REGISTRE DONNEES PORT BI PB0-5 (input) Convertisseur digi- tal/analogique sur 6 bits PB6 (input) Action joystick Ø PB7 (input) Action joystick I	\$E7CB	CRB	Registre de contr CB1 (output) : — sur T9000 et TO3 — commande d':	commande OU' modèle l
CRAI	EQU	PRAI + 2	REGISTRE DE CONTROLE PORT AI			Ø mode incrusté l mode normal	

CAl (input) Action joystick Ø PRA1+3 REOISTRE DE CONTROLE

CBI (input) Action joystick 1

PORT BI

The 152 BY MY DATACE TANAELESSE, CENTROMES						
PRA2	EQU	\$E7E0	REGISTRE DE DONNEES PORT A2 PAØ (output) Receive data PA1 (output) Clear to send PA5 (input) Request to send PA6 (input) Data terminal ready PA7 (input) Transmit data			
PRB2	EQU	PRA2 + 1	REGISTRE DE DONNEES PORT B2 PB0-7 (output) Données paralleles			
S.SRC						
CRA2	EQU	PRA2 + 2	REGISTRE DE CONTROLE PORT A2			
CRB2	EQU	PRA2+3	CA1 (input) Request to send REGISTRE DE CONTROLE PORT B2 CB1 (input) Acknowledge CB2 (output) Strobe			

tions TO7 Modèle 1

:

Registre de contrôle du PORT C : CRC CC1 (input) est libre (IRQ sur le T9000)

tions TO7 Modèle 2 (TO7-70)

système

\$E7CB	CRB	Registre de contrôle du PORT B: CBI (output): — commande OUTPUT ENABLE sur T9600 et TO7 modèle 1 — commande d'incrustation sur modèle 2: 0 mode incrusté 1 mode normal positionné à 1 par défaut comme pour OUTPUT ENABLE
\$E7C9	PRB	PBØ PB1 Adressage codé de la matrice clavier PB2 PB3 CS de la banque RAM 16K n° Ø PB4 CS de la banque RAM 16K n° 1 PB5 PB6 CS codé des banques de RAM 16K de l'extension PB7 mémoire 64K.

CRB1

EQU

5.4 Les paramètres

Paramètres musicanx

	P \$30	M1b	RE# \$34		SO \$38	DOb SI	\$3C
	DO \$31		M1 \$35	LAb	SO# \$39	UT	\$3D
REb	DO# \$32		FA \$36		LA \$3A		
	RE \$33	SOb	FA# \$37	S1b	LA# \$3B		

Paramètres minicassette à 900 Bands

MOTEMP	EQU	33333	TEMPO POUR LANCER LA BANDE : 33333*30 = 1 SECONDE
	Fari		
VALO	EQU	6	(16-6)/2 = 5
VALI	EQU	2	(16-2)/2 = 7
TEMPØ	EQU	110	FREQUENCE DU "Ø" A 5 PULSES
	•		DE 4500 Hz
TEMP1	EQU	78	FREQUENCE DU "1" A 7 PULSES
	-4-		DE 63000 Hz
BAUCAS	EQU	27	Vitesse de transmission lecture cassette
	•		(figée sur le
BAUWT	EQU	142	Paramètre d'attente du dernier bit.
	-		TO7 modèle 1 alors qu'elle est pro-
			grammable sur le T9000
K7.OPR	EQU	% ØØØØØØØ 01	OPEN EN LECTURE
K7.RDC	EQU	% 000000 010	LIRE UN OCTET
K7.OPW	EQU	% 00000 100	OPEN POUR ECRIRE
K7.WRT	EQU	%ØØØØ1ØØØ	ECRIRE UN OCTET
K7.CLS	EQU	%00010000	CLOSE
K7.ABT	EQU	%Ø1 <i>00000</i> 0	CASSETTE READ ABORT
K7.NRD	EQU	% 1 <i>0000000</i>	DEVICE NOT READY
MOTON	EQU	⁰⁷ 0 1 1 1 1 Ø 1 1	MOTOR ON
MOTOFF	EQU	% 00000100	MOTOR OFF

Paramètres liaison RS-232

RS.OPR	EQU	% 000000001	OPEN EN READ/WRITE (RS-232)
RS.RDC	EQU	% 000000 10	LIRE UN OCTET
RS.OPW	EQU	% 000000100	OPEN EN WRITE ONI Y (RS-232)
RS.WRC	EQU	% 0000100 0	ECRIRE UN OCTET
RS.CLS	EQU	% ØØØ1 ØØØØ	CLOSE
RS.CPY	EQU	% 00100000	SCREEN GRAPHIC COPY
			(CENTRONICS)
RS.OPP	ŁQU	% 01000000	OPFN FN WRITE PARALLELE
			(CENTRONICS)
RS.NRD	EQU	% 1 <i>00000000</i>	DEVICE NOT READY

%100000000 TRANSMIT DATA (input): TXDATA EOU mark = 1, start - 0, positif %01000000 DATA TERMINAL READY (input): DTTRMN EQU ready = \emptyset , Busy = 1 %00100000 REQUEST TO SEND (input): EQU REOTS request = 0 EOU % 00000010 CLEAR TO SEND (output): CLRTS $clear = \emptyset$ RECEIVE DATA (output) : mark = 1, RXDATA EOU %0**00000000**01 $start = \emptyset$, positif

6. Les trucs du TO7

6.1 Précautions à prendre sur la première version du moniteur

Version T9000 :

Les bugs répertoriés sur la première version du moniteur sont les suivants :

- 1 Le DRAW xy en horizontal détruit le registre U
- 2 Avant de faire Form Feed, il faut au paravant avoir effacé le curseur (envoyer le caractère DC4).
- 3 Après écriture de certains caractères spéciaux, le curseur ne s'efface pas.
- 4 Ne pas faire VT en première ligne de fenêtre en mode page.
- 5 Le DRAW xy d'un vecteur horizontal en mode "caractère" détruit la mémoire après \$8000.
- 6 Pour régler le light-pen en cours de développement, il saut faire un Patch en 60D2 et mettre la valeur 01 au lieu de 02.

6.2 Autotest 1

Un programme a été conçu, qui permet de vérifier le bon fonctionnement des circuits du TO7 et de son lecteur-enregistreur de programmes.

Ce programme AUTOTESTI est constitué d'une cartouche Mémo7 et d'une bande étalon.

Les messages d'erreurs ou d'instructions peuvent être affichés au choix dans l'une des 4 langues suivantes :

Français - Anglais - Allemand - Espagnol

Neuf tests sont proposés :


- Le test n° Ø où tous les tests se déroulent les uns après les autres
- Le test n° 1 où les tests 2, 3, 4, et 8 se déroulent en continu
- Le test n° 2 des ROM
- Le test n° 3 des RAM
- Le test nº 4 des couleurs
- Le test n° 5 du clavier
- Le test nº 6 du crayon optique
- Le test n° 7 du magnétoscope
- Le test n° 8 des straps

6.3 Le son

* La combinaison des programmes de gestion du générateur de son et de la recopie d'écran sur l'imprimante en mode graphique permet de synthétiser des sons tout en les visualisant sur l'écran et en recopiant leur équation et leur courbe sur papier. C'est ce que fait le programme ci-après:


```
.20 SEPEEN2.4.4: CONSOLEO. 24: CLS
130 LOCATEO. C. O: PRINT" ##
                                   SYNTHESE PILM SON
140 CLEAR SHOPE
150 DIM ECH (900)
140 1
:70 '-----INIT, DU PIA-----
190 POKE SHETCE . O.
                     'Acces a DDRR
200 POKE THE?CD. SHOE 'BG a BE an SURTIE
210 POKE SHE7CF, $404 'Access au PORTE
270 '----POLITINE ASSEMBLEUP-----
240 1
250 509 1=0 70 57
CAR READ Y
270 POKE $HA000+1.0
780 NEYTY
ZOO DATA SHI4.SHIE
DIO DATA SHIALSHID
320 DATA SHEELSHACISHED
DOO DATA LHF3.LHAO.SHE4
340 DATA SHED.SHAO.SHEE
IEG DATA INDE. MAG. MH52
360 DATA &HF6. SHAO, SHE:
TTO DATA SHIDOLEHRS
TRO DATA SHAS, SHEE
THE DATA SHET LINET SHEE
400 DATA SHBS. SHAC. SHSC
110 DATS 2H4A
420 DATE $426, $HFT
430 DATA SHBC. $HAO. $H56
440 DATA $H2D, $HEE
450 DATA SHIF, SHIO
460 DATA &HB3.&HA0.&H54
470 DATA SHIE AHOL
480 DATA &H7F, SHE7, SHCF
490 DATA SHBE. SHET. SHC2
500 DATA &HB1. &HFF
510 DATA $424.14DA
530 DATA &HIC. SHEF
```

```
500 DATA SHIFT SHEE
F40 2
550 ' ---- CALCUL DES SCHANTILLONS---
560 7
545 RESTORE 1000
554 READY, YS
570 SCNSDLE15.24:CLS:LDCATEO.15.0
575 IF YES FINE THEN PRINTED NOV EN A PLUS "SEND
FOR INDITINGUARRE DISCHANTILLING (900 MAY) . T.ME
590 INPUT"TEMPORISATION (de 0 a 255) : ".TE
500 IMPUT "PAS DE PRELEVEMENT : ".PAS
AIG PRINT: PRINT: COLOR:: ATTRB: 1: PRINT"SILENCE. JE CALCULE": COLORS: ATTRBC. C
                      'Duree de Tenno
420 POKE $HACSO, TE
630 POKE %HACE1.PAS 'Fee d'echantil'
640 POKE MHACEZ.MHBO 'Debut de la tabl
450 POKE &HAGE3.&HOP 'd'echantillonaus
250 FORE SHAOE4, ME 9 CEA
                               "lestere
476 POKE THACES NE HOS 054
                               'd'erhan'
580 COMPOLES, 12: CLE: LOCATEO, C.O.
£90 LINE(C.15)-(0.100).2
700 LINE (0.100) - (720, 100) . 5
710 LDCATE1.2:PRINTCHR$(24):"V==":I$::LQCATE79.11:PRINT"=":
729 9=5.28
730 DN X EDTD 740.741.742.743
740 FORT=0 TO NE-1:50H(I)=31+71#SIN(N#I/NE):NEXTI:50T0770
741 FORT=0 TD NE-1:ECH(I)=T1+Z1*EXP(-1/100)*SIN(10*W*1/ME):MEXT1:SOTO770
742 FGRI=0 70 NE-1:ECH(I)=71+718EXP(-1/CO)#SIM(100#M#I/NE):MEXTI:GOTG770
742 FDRI=0 TD NE-1:ECH(I)=31+31*EXP(-I/100)*SIN(10*M*SIN(428*I/NE)):NEXTI:6DTD7
770 IF ME) 310 THEN ME=320
790 FOR 1=0 TO NE-1 STEE PAS
790 FOR J=0 TO PAS-1
E60 PSET(1+3,100-ECH(1)).1
210 NEXT1. 5
920
 330 '----SYNTHESE D'UN SON-----
945 LOADM"SRAPH": POKENHETCZ. 1: EXECCHROCO
950 EXEC MHACOC
260 FORN=170100:NEXTIL
 270 CONSOLETE. 24:CLS:LOCATEO. 15.0:INPUT"/VOULEZ-YOUS UN AUTRE SONT : ".R$
975 IF LEFT$(R$.1)="0" THEN X=X+1:READ X.X$
280 6010570
1000 DATE 1."Z1+Z1#SIN(W#1"
 1062 DATA 3."31+318EXP/-1/100) $SIN(62.88I/NE)"
1007 BATA 3. "31+318EXT1-1/2018Sin(6298#81/HE"
 1004 DATA 4. "I1+31*EXP(-1/100) #8IN(62.9*EIN(629#I/NE))"
 1010 DATE 99.FIN
 138
```




NOMBRE D'ECHANTILLONS (800 MAX) : 320 TEHPORISATION (de 0 a 255) : 1 PAS DE PRELEVEMENT : 1

SILENCE, JE CALCULE




NOMBRE D'ECHANTILLONS (800 MAX) : 320 TEMPORISATION (de 0 & 255) : 1 PAS DE PRELEVEMENT : 1

SILENCE, JE CALCULE



NOHBRE D'ECHANTILLONS (800 MAX) : 320 TEMPORISATION (00 0 1 255) : 1 PAS DE PRELEVEMENT : 1

SILENCE, JE CALCULE



NOMBRE D'ECHANTILLONS (800 MAX) : 800 PAS DE PRELEVEMENT : 255) : 1) : 800 SILENCE. JE CALCULE

** SYNTHESE D'UN SON **

| VS=
| 31+31*EXP(-1/100)*SIN(62.0*SIN(620*I/NE)

NOMBRE DIECHANTILLONS (800 MAX): 320 TEMPORISATION (04 255) ! 1 PAS DE PRELEVEMENT : 1 255) ! 1 SILENCE, JE CALCULE

SYNTHESE D'UN SON

LVS=
31+31#EXP(-I/100)#SIN(62.8#5IN(628#I/NE)

NOMBRE D'ECHANTILLONS (800 MAX) : 200 TEMPORISATION (00 0 255) : 1 PAS DE PRELEVEMENT : 1

SILENCE, JE CALCULE

* Pour supprimer le BEEP qui accompagne une action au clavier il suffit de mettre le flag du buzzer BUZZ à 1 en faisant par exemple POKE &H6073.1

Pour le retrouver, mettez-le à zéro.

7. Le TO7-70

Les principales modifications du TO7 modèle 2 (TO7-70) vont permettre :

- d'obtenir 16 couleurs sur l'écran : les 8 couleurs saturées du modèle 1, plus 8 couleurs pastel (ou 1/2 teinte)
- de gérer 48K de RAM utilisateur dans l'unité centrale, dans lesquelles $2\times 16K$ sont aux mêmes adresses. La sélection d'une banque de 16K se faisant grâce aux bits PB3 et PB4 du 6821 système dont la gestion a été modifiée en conséquence.
- d'augmenter la puissance mémoire utilisateur de 64K de RAM constituées de 4 banques de 16K placées aux mêmes adresses que les deux banques système (de \$A000 à \$DFFF) et gérées par les bits PB5-PB6-PB7 du PIA 6821 système.
 d'avoir une précision horizontale de 320 de points avec le light-pen.

Ces modifications ont été rendues possibles grâce à une intégration à haute densité des circuits dans un "GATE ARRAY MOTOROLA MCA 1300". La compatibilité reste totale sur le plan logiciel entre tous les systèmes T9000-TO7 Modèle 1 et TO7-70.

7.1 Gestion des couleurs

Dans le TO7 modèle 2 (TO7-70) la mémoire point occupe toujours 8K RAM de \$4000 à \$5FFF en parallèle sur la mémoire couleur. Mais cette fois, la mémoire couleur est une RAM de 8K octets au lieu des 8K×6 bits des précédents modèles.

Les deux bits supplémentaires (B6 et B7) sont utilisés pour sélectionner les teintes, saturées ou pastel, du FOND ou de la FORME, de la façon suivante :

- B6 sélectionne la 1/2 teinte forme
- B7 sélectionne la 1/2 teinte fond
- Un bit à Ø indique une couleur pastel
- Un bit à 1 indique une couleur saturée

Dans le TO7 modèle 1 ces deux bits étaient forcés à 1 ce qui forcera les couleurs saturées dans le modèle 2, les rendant ainsi compatible.

Chaque octet de la RAM couleur est donc conforme au schéma suivant :

OCTET DE LA RAM COULEUR



C'est toujours le bit de forme PØ du PORTC du 6846 qui sélectionne (par l'intermédiaire du GATE ARRAY cette fois) la RAM point de la RAM cou-

— PØ à Ø → RAM couleur

- PØ à I → RAM point

Les 16 couleurs seront donc les suivantes :

1/2 teinte.	В.	V.	R	Couleurs
Ø	Ø	Ø	Ø	GRIS
Ø	Ø	Ø	i	ROSE
Ø	Ø	1	Ø	VERT CLAIR
Ø	Ø	1	i	JAUNE POUSSIN
Ø	i	Ø	Ø	BLEU CIEL
Ø	1	Ø	1	ROSE PARME
Ø	i	1	Ø	CYAN CLAIR
Ø	1	i	1	ORANGE
i	Ø	Ø	Ø	NOIR
1	Ø	Ø	1	ROUGE
i	Ø	1	Ø	VERT
1	Ø	i	1	JAUNE
i	i	Ø	Ø	BLEU
1	1	Ø	1	MAGENTA
1	1	1	Ø	CYAN
1	1	i	i	BLANC

En mode caractère, toutes les teintes sont accessibles, aussi bien pour la forme que pour le fond.

Par contre, en mode graphique, l'accès aux couleurs du FOND se fait en mettant dans le registre FORME (\$6038) un nombre négatif, ce qui force le bit de 1/2 teinte FOND à 1 donc ne donne accès qu'aux teintes saturées.

Le TOUR a également accès aux 16 couleurs. Les 3 teintes de base B.V.R. sont obtenues sur le modèle 1 et le T9666 sur les sorties PC4, PC5 et PC6 du PORTC du 6846 et la 1/2 teinte est obtenue sur la sortie PC2 du même PORTC avec :

PC2 à $\emptyset \rightarrow 1/2$ teinte pastel


PC2 à 1 → teinte saturée

La sérialisation et le multiplexage des teintes TOUR, FOND, FORME a été réalisé à l'aide :

- de deux circuits 74LS173 contenant chacun 4 bascules D à sorties 3 états. Ces deux circuits sont montés en sorties communes et sélectionnés l'un pour les teintes de FONME, l'autre pour les teintes de FOND par les bits Ø ou 1 en provenance d'un sérialisateur des données de la RAM point.
- d'un sérialisateur, (registre à décalage 8 bits à sortie série et chargement parallèle) 74LS165, dont les sorties Q et \overline{Q} sélectionnent le boîtier fournissant les teintes de FORME si Q=1, ou celui qui fournit les teintes de FOND si Q=0. Quant Q est à 1, Q est à 1, 0 est à 1 et fait passer les sorties du boîtier non sélectionné à l'état haute-impédance.

— d'un quadruple buffer 3 états 74LS126, sélectionné par le signal INILT quand il est à 1. Les entrées de ce circuit reçoivent les 4 commandes de couleur du TOUR en provenance des bits PC2-PC4-PC5-PC6 du PORTC du 6846. Les sorties de ce circuit sont communes avec celles des deux bascules 741 S173.

Sérialisation, sélection et palettisation des couleurs



Le signal INILT quand il est à 1 sélectionne les teintes du TOUR et fait passer à l'état haute-impédance les 2 boîtiers 74LS173 de commande des teintes FORME et FOND.

— La restitution des différentes teintes à partir de leur code binaire sur 4 bits est obtenue par une ROM bipolaire 32×8 type 7603.

Six sorties de cette mémoire servent à la restitution des teintes. Une autre sortie permet le décodage du noir saturé, couleur retenue pour assurer la transparence lors du mode incrusté.

La sérialisation des 8 bits d'une mémoire point se fait à la vitesse de l'horloge O point (8MHz).

La validation des bascules 74LS173 est commandée par DATAVALID.

7.2 Gestion de la mémoire RAM utilisateur

L'utilisateur dispose de 48K octets RAM implantés comme suit :

- de 6000 à 9FFF se trouvent 169 octets
- de A000 à DFFF se trouvent 2×16K octets commutables.

On peut accéder à chaque bloc de 16K par mise à 1 sort de PB3 (PORTB du 6821 système) soit de PB4.

Dans les 16 premiers kilos de RAM, les premières adresses de \$6000 à \$60FF sont réservées au système (page zéro).

D'autre part une extension mémoire de 64K peut être connectée au TO7-70. Cette extension est constituée de 4 blocs de 16K en parallèles entre les adresses \$A000 et \$DFFF, ce qui porte à six le nombre de "banques" de mémoires 16K.

Les quatre "banques" de l'extension sont sélectionnées par les bits PB5-PB6 et PB7 du PORTB du 6821 système.

La routine de commutation ci-dessous permet de sélecter une banque au choix parmi les six. L'accumulateur A doit contenir le numéro de la banque (de \emptyset à 5) avant l'appel de ce sous-programme.

0000 34 0002 DE 0005 E6 0007 C4 0009 E7 0008 9E 000E A6 0010 A7 0012 DA	0000 56 E7C0 48 F8 49 0018 96 49 04 48 06	COMMUT	EQU PSHS LDU LDS ANDS STB LDX LDA STA ORB STB PULS	* D.X.U #\$E7C0 11.U #\$FB 11.U #TAB A.X 9.U #\$04 11.U D.X.U.FC
0018 0019 001A 001B 001D	0018 0F 17 E7 57 A7 27	TAB	EQU FOR FOR FOR FOR FOR	* \$0F \$17 \$E7 \$67 \$A7 \$27

7.3 Nouvelle gestion du clavier

Dans le T9000 et le TO7 modèle I, le clavier était matricé 8 × 8 à l'aide du PORTA programmé en entrée et du PORT programmé en sortie du 6821 système.

Dans le TO7 modèle 2, le PORTA fonctionne de la même façon et lit done \$FF quand aucune touche n'est enfoncée. Par contre le procédé de scanning se fait grâce à un décodeur adressé par les 3 bits PBØ — PBI et PB2 du PORTB du 6821, puisqu'on a vu précédemment que les bits restant de ce PORTB permettaient la gestion des "banques" de données.

Le décodage se fait selon le code suivant :

PB2	PB1	PBØ	Ancienne ligne
Ø	ø	ø	PB ₇
Ø	Ø	1	PB ₆
Ø	1	Ø	PB ₅
Ø	1	1	PB_4
1	Ø	Ø	PB_3
1	Ø	1	PB_2
1	1	Ø	PB_1
1	t	t	PB_a

Lettres

6-7-Y-U-H-J-EFF-N
58TIGKINS,
49ROFL
30EPDM→
2-Z/SB↓SP
1+A*QV←X
STOPACCCNTENTRAZC↑W
SHIFT
PA7PA6PA5PA4PA3PA2PA1PA0

7.4 Le "Gate-Array" Motorola MC 1300 ALS

Le "Gate-Array" de Motorola est un ensemble de cellules logiques (portes, bascules, additionneurs...) isolées les unes des autres et cablées à la demande par ordinateur sous contrôle d'un logiciel d'aide, le C.A.D. (Computer Aided Design).

Le choix d'une technologie rapide (ECL + MOSAIC) a permis une grande densité d'intégration et donc une économie.

Dans le TO7-70, le gate-array a 3 fonctions principales :

- la gestion vidéo : signaux de suppression lignes, trames, synchronisation des signaux...
- la gestion des adresses multiplexée
- la gestion du light-pen
- 1. Pour permettre cette gestion complexe, le gate-array reçoit les signaux suivants ;
- $-R/\overline{W}$ (51) en provenance du 6809
- CKLP (58) en provenance du light-pen
- SYCL (57) qui permet la remise à zéro des compteurs lignes et trames, pour une synchronisation par une source vidéo externe (incrustation).
- H16 (59) Horloge 16 MHz destinée aux compteurs lignes et trames ainsi qu'au divers décodeurs fournissant les signaux d'horloge E, Q, CLOCK, E, φροίπt, DATA VALID et RAS.

Cette horloge H16 provient d'un quadruple multiplexeur 1 parmi 2 (75LS157) commandé par le CB2 du 6821 système, synchronisé avec le front montant du signal d'horloge E.

Suivant la valeur de CB2 l'horloge H16 reçoit les signaux en provenance de l'oscillateur à quartz 16 MHz, ou d'un oscillateur piloté par tension (VCO) interne à l'extension d'incrustation.

- AØ-A15 en provenance du 6809

- CSCOL, CS PT, CS EXT (54, 55, 56) en provenance d'un multiplexeur 74LS156 monté en décodeur d'adresse (A₁₃, A₁₄, A₁₅) et qui avec le bit FORME généreront les signaux de sélection des RAMS couleur, point et extension.
- FORME (50) en provenance du 6846 (bit 0 du PORTC) qui permettra la sélection mémoire point/mémoire couleur.
- 2. A l'aide du signal d'horloge H16, le gate-array fabrique :
- H4 Horloge interne 4 MHz
- H2 Horloge interne 2 MHz
- H1 Horloge interne 1 MHz
- Un compteur ligne interne incrémenté par H1 (1 MHz), sur 6 bits : TLØ, TL1, TL2, LT3, LT4 et LT5.

Ce compteur compte de 00 à \$3F en 64µs, durée d'une ligne.

— Un compteur trame interne incrémenté par TL2, ce compteur indique le nombre de groupes de 8 octets.


Sachant qu'il y a 8 groupes de 8 octets (64 GPL) par ligne et que le TO7 balaye 312 lignes, il faut donc que ce compteur puisse compter jusqu'à 8 × 312 = 2496.

Ce sera donc un compteur 11 bits, de T3 à T13.

- 3. Les signaux d'entrées et les compteurs internes founissent les sorties suivantes :
- $-\overline{\varphi}$ point (60) signal 8 MHz permettant la sérialisation des octets de la mémoire point (74LS165) en 1 μ s.
- E (41) et \overline{E} (40) signaux d'horloge 1 MHz pour la gestion du 6809E, en opposition de phase.
- O (42) signal d'horloge I MHz pour le 6809E en quadrature avec E.
- CLOCK signal d'horloge 2 MHz pour la gestion des RAMS.
- RAS (7) signal permettant l'accès en ligne des mémoires dynamiques.
- DATA VALID (44) signal de validation des données.
- CAS COL (65) signal permettant l'accès colonne de la RAM couleur.
- CAS PT (6) signal permettant l'accès colonne de la RAM point.
- CAS EXT (39) signal permettant l'accès colonne aux RAM d'extension.
- MA_{0.7} à MA_{7.14} adresses multiplexées de gestion des mémoires dynamiques.
- * Si E = Ø → cycle de rafraîchissement de la mémoire d'écran. C'est alors l'état des compteurs du Gate-Array qui est présent sur les sorties d'adresses multiplexées.
- * Si É=1, ce sont alors les adresses A₀₋₁₅ du 6809 qui se retrouvent multiplexées sur les sorties du Gate-Array. Pendant cette phase le 6809 peut lire ou écrire en RAM.
- SUPLT (61) signal de suppresssion ligne-trame qui permet d'inhiber les signaux RVB par action sur la ROM de codage des couleus HM3-7603.
- INILT (62) signal d'inhibition ligne-trame empêchant d'écrire sur l'écran le contenu des RAMS en dehors de la fenêtre (patte 2 des 74LS173) et permettant au contraire la sélection des couleurs du cadre (pattes 1-4-10-13 du 74LS126) (et vice-versa).

- SYNLT signal de synchronisation ligne-trame.

Synoptique et fonctionnement du "GATE-ARRAY" TO7 70



4. D'autre part on peut lire l'état des compteurs internes du Gate-Array sur le bus de données, en l'adressant selon le tableau ci-dessous :

BUS DE DONNÉES									
	D7	D6	D5	D4	D3	D2	D1	DØ	
\$E7E4	T12	T11	TIØ	Т9	T8	T7	Т6	T5	
\$E7E5	T4	BUS	T3	TL2	TLØ	HI	H2	H4	
\$E7E6	LT3	INIL	Ø	Ø	Ø	Ø	Ø	Ø	
\$E7E7	INIT	Ø	Ø	Ø	Ø	Ø	Ø	Ø	

NOMEMCLATURE DES SCHÉMAS

7.5 La gestion du light-pen

Lorsque par programme l'utilisateur demande au TO7-70 une lecture du lightpen, alors une routine particulière est mise en œuvre, dont le premier effet est de valider l'entrée du signal CKLP.

Cette validation se fait par mise à 1 de DØ à l'adresse du Gate-Array \$E7E4. Lorsque le photo-transistor du cravon-optique sera face au bit allumé, l'entrée CKLP passera de Ø à 1. Ce front montant, coïncidant avec le passage du spot sur l'écran, donnera l'ordre de stocker dans des registres latchs l'état de l'ensemble des compteurs

Il suffira alors au 6809 de lire, des adresses \$E7E4 à \$E7E7, l'état de ces compteurs, pour connaître avec la précision du point la position du light-pen. En effet:

- la connaissance du compteur trame (de T3 à T13) lui donne le numéro du groupe de 8 GPL détecté
- puis la connaissance de TLØ, TL1, TL2 lui donne le numéro du GPL détecté dans le groupe
- pui la connaissance de H4, H2, H1, lui donne la position du bit détecté dans le GPL.

Le TO7-70 à la différence du T9000 et du TO7-Modèle 1 accède donc qu point ligne avec le cravon-lumineux:

7.6 L'incrustation

Incruster une image TO7 sur une image vidéo analogique (magnétoscope, caméra...), c'est superposer sur cette image, l'image digitale de l'ordinateur, Une électronique de gestion existant dans un boîtier d'extension permettra. lorsque l'on fera la demande d'incrustation (par passage à 0 du CB2 du 6821):

- de relier l'horloge H16 (entrée du GATE ARRAY) à une horloge utilisant une boucle à verrouillage de phase (PLL-MC4046 et VCO-16MHz) afin d'asservir la synchronisation ligne du TO7 à celle de la source vidéo.
- de relier au GATE-ARRAY le signal CLRG qui permettra une remise à zéro générale des compteurs lignes et trames alors qu'ils auront déjà compté une ligne.

Ce signal CLRG en provenance du multiplexeur 74LS157 commandé par CB2 sera en effet appliqué à l'entrée SYL (57) du GATE-ARRAY.

L'effet de cette remise à zéro sera de compter une ligne de plus, ce qui permettra au TO7 de rattraper la fréquence trame du signal vidéo analogique en comptant 625 lignes au lieu des 624 en fonctionnement normal.

Rappelons que c'est également grâce au nouveau système de codage des couleurs que l'on peut obtenir une couleur noire (dite noir incrusté) qui servira de couleur transparente à l'image vidéo.

Organisation générale du TO7.9 Struture générale de l'écran, 10 Définition en géométrie, 11 Définition en durée, 11 Exemple d'un GPL, (points forme, points fond), 12 Code de mémorisation : - RAM points, RAMS couleurs, synthèse des couleurs, 13 Mémorisation d'un GPL : - Exemple, 14 Mémorisation des GPL:

- Correspondance, numéro d'ordre et case mémoire, 14

Exemple de repérage de GPL, 15 Exemple d'un GPL à restituer en signaux péritélévision R, V, B pendant un échantillon de temps de luS, 16

Restitution d'un GPL, schéma de principe, 17 Organisation des sorties vidéo, 18

Signaux INILT et SUPLT, 19 EF 4116 B — Brochage, 26 EF 4116 B — Timing, 27

Circuits des mémorisation : - Organisation simplifiée, 29

Multiplexage des adresses, 30

Adressage des mémoires : - Synoptique, 31

Fabrication du Osec. 32

Chronogramme du rafraîchissement, 32

Valdidation des E/S en RAMS, 33

Signaux: CS RAM SYST — OE SYST — OE EXT — COL EN. 34

Synoptique de conception, 35 Timing simplifié, 36

Génération de RAMW, 36

Timing de RAMW, 37

Génératrion de DATAVAL1D, 37

Timing de DATAVALID, 38

Signaux de gestion ligne :

- Schéma, 39
- Logigramme, 39
- Définition de l'écran et de sa fenêtre de travail, 40

- Synoptique des circuits, 41

Signaux de gestion trame :

- Schéma, 42
- Décodage signaux trames, 43
- Définition de l'écran et de sa fenêtre de travail, 44

- Synoptique des circuits, 45

Génération des circuits de synchronisation et d'effacement, SYNT-SYNL,

Génération de CLRG, 47

Génération de INILT, 48

Génératon de la synchronisation, 49

Schéma partiel light pen,50

Schéma de principe de l'interruption, 52

Fonctionnement du crayon optique, principe général, 53

Commutation crayon optique - clavier, principe, 54

Disposition des touches, 55

Gestion du clavier par le PIA, 56

Signaux de scanning, 57

La PROM de décodage d'adresse, 59

Table de décodage d'adresse de la PROM, 60

Décodeur d'adresse des RAM, 60

Affectation des zones mémoires, 60

Double décodeur de 1 parmi 4, 61

Table de fonctionnement pour 1 décodeur, 62

Décodeur d'adresse, 62

Affectation des zones mémoires, 62

Synoptique, 63

Décodage partiel, 64

Génération de H 16, 64

Conception générale des signaux d'horloge, 65

Timing simplifié, 66

Schéma de principe : génération de paral load, 68

Signal, 68

Alimentation, 69

Architecture interne du 6809, 70

Diagramme des temps pour les interruptions IRQ et NMI, 73

Diagramme des temps pour l'interruption FIRQ, 73

Adressage interne du PIA 6821, 74

Diagramme fonctionnel du PIA 6821, 75

EF 6846 - Schéma fonctionnel, 79

Schéma de l'ampli son, 89

Prise magnétophone P2, 92

Commande du moteur du LEP, 93

Organigramme de sous-programme "MOTEUR", 97

Organigramme ouverture pour écrire, 98

Organigramme de sous-programme "TIMER", 99

Schéma prise SCART et connecteur J4, 100

Niveau dans le signal composite et détails de signaux de synchronisation de ligne :

- Système NTSC en PAL, 105
- Système SECAM, 105

Contrôleur de communications, 106

Alimentation - 12 V Interface RS 232, 107

Décodage d'adresse du 6821 RS 232, 108

Connection aux manettes, 116

C N A, 117

Code Basic d'une manette de jeu, 118

Rôle du bit B5 du CNA, 118 Synthèse d'un son :

- Signal réel, 119

- Signal échantillonné, 119

- Signal échantillonné bloqué, 120

Synthèse d'un son (organigramme), 121

Sérialisation, sélection et palettisation des couleurs, 147

Nouvelle gestion du clavier TO7-70, 149

Synoptique et fonctionnement du "GATE - ARRAY" TO7-70, 152

152